JPH02211734A - ディジタル機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は送信されたディジタル信号から、受信器がクロ
ックを自己生成するセルフクロック方式のディジタル機
器に関するものである。

従来の技術 近年、ＣＤやＤＡＴ等で代表されるディジタル・オーデ
ィオ機器は、再生時、復調されたアナログ信号だけでな
くディジタル信号をそのまま出力するディジタル伝送方
法が採用されるようになってきた。また、かかるディジ
タル出力信号を受信再生するためのＤムコンバータユニ
ットやディジタルアンプ機器も活発に開発されている。

以下図面を参照しながら、上述した従来のディジタル機
器の一例について説明する。

第６図、第７図は送信されたディジタル信号から、受信
器がクロックを自己生成するセルフクロック方式におけ
るディジタル機器の従来例の構成を示すものである。

以下の説明は、上記第一のディジタル機器としてＣＤプ
レーヤを、上記第二のディジタル機器と１．テＤムコン
バータ・ユニットを具体代表例として取り上げて説明を
する。第６図において、１６はディジタル送信機器で、
具体代表例のＣＤプレーヤである。１７はディジタル受
信機器で、具体あり、水晶発振器ｘ１をマスク・クロッ
クとして動作している。２２は信号処理手段１８のディ
ジタル信号出力、２３は信号処理手段１８のクロック出
力であり、かかる２つの信号からディジタル・オーディ
オ・インタフェース（図面では、Ｄ、ム、Ｘ／Ｆと略す
）送信器１９において、ディジタル・オーディオ・イン
タフェース・フォーマットに変換される。ここで、簡単
にディジタル・オーディオ・インタフェース・フォーマ
ットについて説明をしておく。第８図がディジタル・オ
ーディオ・インタフェース・フォーマット４０である。

全体は、３２ビツトで構成され、同期プリアンプル４１
が４ビツト、予備ビット４２が４ビツト、オーディオ・
サンプル・ワード４３が２０ビツト、各コントロール信
号４４．４５．４６．４７が各４ビツトで構成される。

このフォーマットの特徴は、かかる３２ビツトの信号が
伝送されるだけで、受信器は自分で、再生のためのクロ
ックとデータとを生成しなくてはならない。つまυ、セ
ルフ・クロック伝送方式を採用していることである。デ
ィジタル送信機器１６からのディジタル・オーディオ・
インタフェース出力２４は、ディジタル受信機器１７に
入力される。ディジタル・オーディオ・インタフェース
受信器２０は、第８図に示すディジタル・オーディオ・
インタフェース・フォーマットで送られて来た信号の同
期プリアンプル部４１を検出して、送信されたディジタ
ル・オーディオ・インタフェース出力２４に合わせたク
ロックを作るためＰＬＬ回路のＶＣＯ（電圧制御発信器
）を制御する。上記ｖＣＯから作られたクロックからデ
ータ２５とクロック２６を再生する。かかるデータ２５
、クロック２６を信号処理手段２１に入力して、再生オ
ーディオ信号２７を得ていた。しかし、ディジタル受信
機器１７がＰＬＬ回路のｖＣＯで作られたクロックで動
作するため、ジッタの影響を強く受け、再生オーディオ
出力の性能が悪くなるという欠点があった。

これを解決するため、第７図で示したような構成が一部
で採用され出した。これを説明すると、ディジタル送信
機器からディジタル受信機器に伝送される信号を双方向
の２本とし、受信機器から同期信号を送信機器に送るこ
とで、ディジタル受信機器は水晶精度で動作するため再
生されるオーディオ信号の対ジッター性能悪化の要因を
無くすためのものである。

以上のように構成された装置について、以下説明する。

２８はディジタル送信器、３ｏは信号処３６はディジタ
ル送信器２８のディジタル−オーディオ・インタフェー
ス出力、３７はディジタル・オーディオ・インタフェー
ス受信器３２のゲイジオーディオ信号、ここで、かかる
構成における重要な点は、全体のシステムが水晶発振器
ｘ２をマスターとし動作している事である。つまシ、水
晶発振器ｘ２の分局クロックからなる同期信号をデル送
信器２８をスレーブとして動作させている。

このようＫすると、再生されたオーディオ出力３９は、
ジッターを持たない性能の優れた再生が可能となる。

発明が解決しようとする課題 しかしながら上記のような構成では、第６図で示したデ
ィジタル・オーディオ・インタフェース・フォーマット
を用いる最大の特徴であるセルフ・クロックにより、１
本の伝送路で信号伝送が行なえる事、及び１つのディジ
タル送信器に複数のディジタル受信器が接続される場合
には上記第７図のような構成を本質的にとることが出来
ないという重大な欠点があった。

本発明は上記問題点に鑑み、セルフ・クロック方式であ
シながら、ジッターの影響の全く無いディジタル機器方
式を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明のディジタル機器は、
ディジタル信号出力を有する第一のディジタル機器と、
上記第一のディジタル機器からのディジタル信号出力を
受信する第二のディジタル機器と、ディジタル・バッフ
ァ・メモリと、フェーズ・ロックド・ループ回路とを備
え、第二のディジタル機器内で上記ディジタル・バッフ
ァ・メモリ動作と、フェーズ・ロックド・ループ回路動
作とを切り換えることを特徴とするディジタル機器を提
供する。すなわち、送信伝送路の品位を考慮し、高い品
位のディジタル伝送路の場合には、ディジタル・バッフ
ァ・メモリ動作とし、一方低い品位の送信伝送路の場合
には、ディジタル機器の動作を従来方式で行なうように
する、動作切り換え方式を提供するものである。

作用 本発明は上記の構成によってディジタル送信器にも水晶
発振器があシ、かつディジタル受信器にも水晶発振器が
ある構成が実現可能となシ、セルフ・クロック・システ
ムでかつジッターのないシステムが可能となる。

実施例 以下本発明の一実施例のディジタル機器について、図面
を参照しながら説明する。

第３図は本発明の基本の第１の実施例、即ちディジタル
・バッファ・メモリ動作を行う場合におけるディジタル
機器の構成を示すものである。

第３図において、１はディジタル送信器、２はディジタ
ル受信器、３は信号処理手段、４はディジタル・オーデ
ィオ・インタフェース送信器、６はディジタル・オーデ
ィオ・インタフェース受信器、６はバッフトメモリ、７
は信号処理手段である。

８は水晶発振器ｘＳで処理されたディジタル信号。

９は同様に水晶発振器ｘＳで処理されたクロックである
。１ｏはディジタル・オーディオ・インタフェース送信
器４の出力であるディジタル・オーディオ・インタフェ
ース信号、１１はディジタル・オーディオ・インタフェ
ース受信器５のディジタル信号出力、１２はディジタル
・オーディオ・インタフェース受信器６のクロック出力
で、かつバよる基準クロックＸＳと同期している。１４
は水６への読み出しアドレスである。１３はバッファ・
メモリ６からの再生ディジタル信号である。１５は再生
オーディオ信号である。

以上のように構成された第３図の基本構成部であるバッ
フトメモリの構成について、以下第４図及び第５図を用
いてその動作を説明する。

まず、第４図は第３図の基本構成部であるバッフトメモ
リの構成を示すものであって、４８はリング構成された
リング・メモリで、円の位置がアドレスに対応するもの
とする。ここで、メモリの初期設定として書き込みアド
レス１２をＷＲ（１）に、読み出しアドレス１４をＲＫ
Ｏ）のごとく、メモリの半分の位置から開始させると、
最大のジッター値、および最大のＸＳとＸＲとの偏差を
許容出来ることとなる。すなわち、書き込みアドレスを
ＷＲは（１）から（２へと移動するに従い読み出しアド
レスＲ１Ｅはジッターあるいは偏差にょシ（１）から＠
）もしくは偉１となる。そして、最終的に、ＷＲ（Ｐ）
ＲＩＣ（Ｐ）となるまで、このシステムは全く独立のク
ロックで動作可能となる。

以上の本発明の基本の第３図は、ディジタル・バッファ
・メモリ動作を用いる場合であった。そして、従来のフ
ェーズ・ロックド・ループ回路動作を用いる第６図の場
合とを、切り換えるようにしたのが、本発明の具体実施
例の第１図である。

ここで、本発明の具体実施例の第１図について説明する
。第１図において、同一記号、同一番号は前記のものと
同じものである。従って、違うところのみを説明すると
、ディジタル伝送品位により切り換えるスイッチＳＷ、
ディジタル伝送品位が高い場合は、人となりディジタル
受信器２の動作となる。一方、ディジタル伝送品位が低
い場合は、Ｂとなシディジタル受信機器１７の動作とな
る。この二つの動作機能を有している本発明のディジタ
ル受信器は５０である。

ここで、具体的にかかる切り換えを行なうための、ディ
ジタル・バッファ・メモリのアドレス検出の一手法を第
２図に示す。第４図で示したリング・メモリと同じ例を
とって示す。書き込みアドレスＷＲ（ｘ）と読み出しア
ドレスＲＥ（，７）との差のアドレス２を検出して、あ
る定められた値に２がなると、切り換えスイッチＳＷを
働かせる。

ここで、第１図において、切換えスイッチをムとＢとで
切り換える必要性について述べる。

まず、ディジタル・オーディオ・インタフェース信号伝
送において、ディジタル伝送路１ｏの品位がよい場合、
すなわちジッター量が少ない場合は、当然ムの選択位置
でよいが、例えばＢＳチューナからの伝送の場合には、
ディジタル伝送信号１ｏの送信信号品位に多くのジッタ
ーを有することが発生する。このように、ディジタル伝
送信号路の品位が悪い場合に、本来であれば、かかる場
合でも充分許容する様なディジタル・バッファ・メモリ
容量を有すればよいが、価格の関係である定められ九メ
モシ容量しか得られない時は、第１図のＢで示したモー
ドに切り換えた構成が必要となることがある。本切換え
は、かかる状況を考慮したものである。

以上のように本実施例によれば、ディジタル信号出力を
有する第一のディジタル機器と、上記第一のディジタル
機器からのディジタル信号出力全受信する第二のディジ
タル機器と、ディジタル・バッファ・メモリド、フェー
ズ・ロックド・ループ回路とを備え、第二のディジタル
機器内で上記ディジタル・バッファ・メモリ動作と、フ
ェーズ・ロックド・ループ回路動作とを切り換えること
とを備えることにより、ジッターのないセルフ・クロッ
ク伝送及び、その動作に至るまでの処理が可能となる。

なお、第３図の実施例においてバッファ・メモリをリン
グ・メモリとしたが、それ以外の普通のメモリ構成とし
てもよい。

さらに、第５図に具体的なメモリのアドレスの生成ブロ
ック図を示す。加算器６１にて、第４図で示したＷＲ（
１）とＲＩＣ（１）との差の分、すなわち全体のリング
・メモリの約半分のアドレス差を有する初期設定アドレ
スを作る。書き込み用アドレス用クロック１２は、第３
図で示したバッフ１メモリｅへの書き込み用クロック１
２と同一である。

また、読出しアドレスカウンタ用クロック１４は第３図
で示したバック１メモリ６への読み出しクロック１４と
同一である。書き込み用アドレスカウンタ４８、読み出
しアドレスカウンタ４９からの信号をセレクタ６ｏによ
り選択して、バックアメモリ用の直接制御アドレスとす
るが、読み出し用のアドレスの場合のみ加算器５１にて
メモリの釣機のアドレスを追加し、バックアメモリ用ア
ドレスとすることによシ書き込みアドレスと読み出しア
ドレスとの差を発生させている。

発明の効果 以上のように本発明はディジタル信号出力を有する第一
のディジタル機器と、上記第一のディジタル機器からの
ディジタル信号出力を受信する第二のディジタル機器と
、ディジタル・バッファ・メモリと、フェーズ・ロック
ド・ループ回路とを備え、第二のディジタル機器内で上
記ディジタル・バッファ・メモリ動作と、フェーズ・ロ
ックド・ループ回路動作とを切り換えることを備えた構
成を設けることによシ、ジッターのないセルフ・クロッ
ク伝送を可能とすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル機器のブ
ロック構成図、第２図はアドレス検出の説明をする概念
図、第３図は本発明の基本動作を説明するためのディジ
タル機器のブロック構成図、第４図は同機器の一実施例
のバッフトメモリの構成の説明をする概念図、第６図は
同機器の−実流側のメモリのアドレスの生成ブロックを
示すブロック図、第６図、第７図は従来のディジタル機
器のブロック構成図、第８図はディジタル・オーディオ
・インタフェース・フォーマットを示すフォーマット図
である。 １・・・・・・ディジタル送信器（第１のディジタル機
器）、２・・・・・・ディジタル受信器（第２のディジ
タル機器）、６・・・・・・ディジタル・バッファ・メ
モリ、ＳＷ・・・・・・切換スイッチ、５ｏ・・・・・
・ディジタル受信器。

Claims (2)

【特許請求の範囲】
1. （１）送信されたディジタル信号から、受信器がクロッ
   クを自己生成するセルフクロック方式の伝送装置におい
   て、ディジタル信号出力を有する第一のディジタル機器
   と、上記第一のディジタル機器からのディジタル信号出
   力を受信する第二のディジタル機器と、ディジタル・バ
   ッファ・メモリと、フェーズ・ロックド・ループ回路と
   を備え、第二のディジタル機器内で上記ディジタル・バ
   ッファ・メモリ動作と、フェーズ・ロックド・ループ回
   路動作とを切り換えることを特徴とするディジタル機器
   。
2. （２）ディジタル・バッファ・メモリ動作と、フェーズ
   ・ロックド・ループ回路動作との切り換えを、ディジタ
   ル・バッファ・メモリのアドレス検出により行なうこと
   を特徴とする特許請求の範囲第１項記載のディジタル機
   器。