JPH02165752A - ディジタル機器 - Google Patents
ディジタル機器Info
- Publication number
- JPH02165752A JPH02165752A JP63321039A JP32103988A JPH02165752A JP H02165752 A JPH02165752 A JP H02165752A JP 63321039 A JP63321039 A JP 63321039A JP 32103988 A JP32103988 A JP 32103988A JP H02165752 A JPH02165752 A JP H02165752A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- clock
- signal
- audio interface
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 12
- 230000005236 sound signal Effects 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
本発明は送信されたディジタル信号から、受信器がクロ
ックを自己生成するセルフロック方式のディジタル機器
に関するものである。 従来の技術 近年、ＣＤやＤＡＴ等で代表されるディジタル・オーデ
ィオ機器は、再生時、復調されたアナログ信号だけでな
くでイジタル信号をそのまま出力するディジタル伝送方
法が採用されるようになってきた。また、かかるディジ
タル出力信号を受信再生するためのＤＡユニットやディ
ジタルアンプ機器も活発に開発されている。 以下図面を参照しながら、上述した従来のディジタ／し
機器の一例について説明する。 第４図、第５図は送信されたディジクル信号から、受信
器がクロックを自己生成するセルフクロック方式におけ
るディジタル機器の従来例の構成を示すものである。 以下の説明は、上記第一のディジタル機器としてＣＤプ
レーヤを、上記第二のディジタル機器としてＤＡコンバ
ータ・ユニットを具体代表例として取り上げて説明をす
る。第４図において、１６はディジクル送信機器で、具
体代表例のＣＤプレーヤである。１７はディジタル受信
機器で、具体代表例のＤＡコンバータ・ユニットである
。１８は信号処理でＣＤプレーヤのディジタル復号器で
あり、水晶Ｘ１をマヌタ・クロックとして動作している
。２２は信号処理１８のディジタル信号出力、２３は信
号処理１８のクロック出力であり、かかる２つの信号か
らディジタｐ・オーディオ・インタフェース（図面では
、Ｄ、Ａ、Ｉ／Ｆ と略す）送信器１９において、デ
ィジタル・オーディオ・インタフェース・フォーマット
に変換される。ここで、簡単にディジタル・オーディオ
・インタフェース・フォーマットについて説明をしてお
く。 第６図がディジタル・オーディオ・インタフェース・フ
ォーマット４０である。全体は、３２ビツトで構成され
、同期プリアンプル４１が４ビツト、予備ビット４２が
４ビツト、オーディオ・サンプル・ワード４３が２０ビ
ツト、各コントロール信号４４．４６．４６．４７が各
４ビツトで構成される。 このフォーマットの特徴は、かかる３２ピツトの信号が
伝送されるだけで、受信器は自分で、再生のだめのクロ
ックとデータとを生成しなくてはならない。つまり、セ
ルフ・クロック伝送方式を採用していることである。デ
ィジタル送信機器１６からのディジタ／Ｌ／−オーディ
オーインタフェース出力２４は、ディジタル受信機器１
７に入力される。ディジタμ・オーディオ・インタフェ
ース受信器２０は、第６図に示すディジタル・オーディ
オ・インタフェース・フォーマットで送られて来た信号
の同期プリアンプル部４１を検出して送信されたディジ
タＩｖ拳オーディオ・インタフェース出力２４に合わせ
たクロックを作るためＰＬＬ回路のＶＣＯ（電圧制御発
信器）を制御する。上記ＶＣＯから作られたクロックか
らデータ２６とクロック２６を再生する。かかるデータ
２６．クロック２６を信号処理２１に入力して、再生オ
ーディオ信号２７を得ていた。しかし、ディジタル受信
機器１７がＰＬＬ回路のＶＣＯで作られたクロックで動
作するため、ジッタの影響を強く受け、再生オーディオ
出力の性能が悪くなるという欠点があった。 これを解決するため、第５図で示したような構成が一部
で採用され出した。これを説明すると、ディジタル送信
機器からディジタル受信機器に伝送される信号を双方向
の２本とし、受信機器から同期信号を送信機器に送るこ
とで、ディジタル受信機器は水晶精度で動作するため再
生されるオーディオ信号の対ジッター性能悪化の要因を
無くすだめのものである。 以上のように構成された装置について、以下説明する。 ２８はディジタル送信器、３０は信号処理、３１はディ
ジタル−オーディオ・インタフェース送信器、３４は信
号処理３０のデータ出力、３６は信号処理３０のクロッ
ク出力、２９はディジタル受信器、３２はディジタル受
信器、３２はディジタル・オーディオ・インタフェース
受信器。 ３３は信号処理、３７はディジタル・オーディオ・イン
タフェース受信器３２のディジタル出力信号、３９は信
号処理３３からの出力オーディオ信号、ここで、かかる
構成における重要な点は、全体のシステムが水晶ｘ２を
マスターとし動作している事である。つまり、水晶ｘ２
の分周クロックからなる同期信号をディジタル・オーデ
ィオ・インタフェース受信器３２および信号処理３ｏへ
供給することで、ディジタル送信器２８をスレーブとし
て動作させている。このようにすると、再生されたオー
ディオ出力３９は、ジッターを持たない性能の優れた再
生が可能となる。 発明が解決しようとする課題 しかしながら上記のような構成では、第６図で示したデ
ィジタル・オーディオ・インタフェース・フォーマット
を用いる最大の特徴であるセルフ・クロックにより、１
本の伝送路で信号伝送が行なえる事、及び１つのディジ
タル送信器に複数のディジタル受信器が接続される場合
には上記第６図のような構成を本質的にとることが出来
ないという重大な欠点があった。 本発明は上記問題点に鑑み、セルフ・クロック方式であ
りながら、ジッターの影響の全く無い方式ディジタル機
器を提供するものである。 課題を解決するための手段 上記課題を解決するために本発明のディジタル機器は、
ディジタｌし信号出力を有する第一のディジタル機器と
、上記第一のディジタル機器からのディジタル信号出力
を受信する第二のディジタル機器と、ディジタル・バッ
フトメモリとを備えた構成としたものである。 作 用 本発明は上記の構成によってディジタル送信器にも水晶
があシ、かつディジタル受信器にも水晶がある構成が実
現可能となり、セルフ・クロック・システムでかつジッ
ターのないシステムが可能となる。 実施例 以下本発明の一実施例のディジタル機器について、図面
を参照しながら説明する。 第１図は本発明の第１の実施例におけるディジタル機器
の構成を示すものである。第１図において、１はディジ
タル送信器、２はディジタル受信器、３は信号処理、４
はディジタル・オーディオ・インタフェース送信器、６
はディジタ／１／−オーディオ・インタフェース受信器
、６はバッファーメモリ、７は信号処理である。８は水
晶ｘＳで処理されたディジタル信号、９は同様に水晶ｘ
Ｓで処理されたクロックである。１０はディジタｐ・オ
ーディオ・インタフェース送信器４の出力であるディジ
タル・オーディオ・インタフェース信号。 １１はディジタル・オーディオ・インタフェース受信器
５のディジタル信号出力、１２はディジタル・オーディ
オ・インタフェース受信器６のクロック出力で、これは
全て信号処理３の水晶ｘＳによる基準クロックｘＳと同
期している。１２はバッフトメモリｅの書き込みアドレ
スである。１４は水晶ＸＨによる基準クロックＸＲと同
期している信号処理７から生成されるバッフトメモリ６
への読み出しアドレスである。１３はバッフトメモリ６
からの再生ディジタル信号である。１６は再生オーディ
オ信号。 以北のように構成された第１図の基本構成部であるバッ
フトメモリの構成について、以下第２図及び第３図を用
いてその動作を説明する。 まず、第２図は第１図の基本構成部であるバッファ・メ
モリの構成を示すものであって、４８はリング構成され
たリング・メモリで１円の位置がアドレスに対応するも
のとする。ここで、メモリの初期設定として書き込みア
ドレス１２をＷＲ（１）に、読み出しアドレス１４をＲ
１！：（１）のごとく、メモリの半分の位置から開始さ
せると、最大のジッター値、および最大のｘＳとＸＲと
の偏差を許容出来ることとなる。すなわち、書き込みア
ドレスをＷＲは（１）から（２）へと移動するに従い読
み出しアドレスＲＥはジッターあるいは偏差によシ（１
）から（２）もしくは（２ｙとなる。そして、最終的に
、ＷＥ［Ｆ］）。 ＲＥ（Ｐ）とｋるまで、このシステムは全く独立のクロ
ックで動作可能となる。 以上のように本実施例によれば、ディジタル信号出力を
有する第一のディジタル機器と、上記第一のディジタル
機器からのディジタル信号出力を受信する第二のディジ
タル機器と、ディジタル・バッファ・メモリとを備える
ことにより、ジッターのないセルフ・クロック伝送が可
能となる。 なお、第１図の実施例においてバッファ・メモリをリン
グ・メモリとしたが、それ以外の普通のメモリ構成とし
てもよい。 さらに、第３図に具体的なメモリのアドレスの生成ブロ
ック図を示す。６１の加Ｔ１．器にて、第２図で示した
ＷＲ（１）とＲＥ（１）との差の分すなわち全体のリン
グ・メモリの約−１のアドレス差を有する初期設定アド
レスを作る。 書き込みアドレスカウンタ用クロック１２は、第１、図
で示したバッフ７メモリ６への書き込み用クロック１２
と同一である。また読み出しアドレスカウンタ用クロッ
ク１４は、第１図で示したバッフ７メモリ６への読み出
しクロック１４と同一である。 書き込みアドレスカウンタ４８．読み出しアドレスカウ
ンタ４９からの信号をセレクタ６０により選択され、バ
ッファメモリ用の直接制御アドレスとなるが、読み出し
用のアドレスの場合のみ加算器６１にて、メモリの約−
１のアドレスを追加し。 バッフ１メモリ用アドレスとする。 発明の効果 以上のように本発明はディジタル信号出力を有する第一
のディジタル機器と、上記第一のディジタ）ｖ機器から
のディジタル信号出力を受信する第二のディジタル機器
と、ディジタル・バッファ・メモリとを備えた構成を設
けることにより、ジッターのないセルフ・クロック伝送
を可能とすることができる。
ックを自己生成するセルフロック方式のディジタル機器
に関するものである。 従来の技術 近年、ＣＤやＤＡＴ等で代表されるディジタル・オーデ
ィオ機器は、再生時、復調されたアナログ信号だけでな
くでイジタル信号をそのまま出力するディジタル伝送方
法が採用されるようになってきた。また、かかるディジ
タル出力信号を受信再生するためのＤＡユニットやディ
ジタルアンプ機器も活発に開発されている。 以下図面を参照しながら、上述した従来のディジタ／し
機器の一例について説明する。 第４図、第５図は送信されたディジクル信号から、受信
器がクロックを自己生成するセルフクロック方式におけ
るディジタル機器の従来例の構成を示すものである。 以下の説明は、上記第一のディジタル機器としてＣＤプ
レーヤを、上記第二のディジタル機器としてＤＡコンバ
ータ・ユニットを具体代表例として取り上げて説明をす
る。第４図において、１６はディジクル送信機器で、具
体代表例のＣＤプレーヤである。１７はディジタル受信
機器で、具体代表例のＤＡコンバータ・ユニットである
。１８は信号処理でＣＤプレーヤのディジタル復号器で
あり、水晶Ｘ１をマヌタ・クロックとして動作している
。２２は信号処理１８のディジタル信号出力、２３は信
号処理１８のクロック出力であり、かかる２つの信号か
らディジタｐ・オーディオ・インタフェース（図面では
、Ｄ、Ａ、Ｉ／Ｆ と略す）送信器１９において、デ
ィジタル・オーディオ・インタフェース・フォーマット
に変換される。ここで、簡単にディジタル・オーディオ
・インタフェース・フォーマットについて説明をしてお
く。 第６図がディジタル・オーディオ・インタフェース・フ
ォーマット４０である。全体は、３２ビツトで構成され
、同期プリアンプル４１が４ビツト、予備ビット４２が
４ビツト、オーディオ・サンプル・ワード４３が２０ビ
ツト、各コントロール信号４４．４６．４６．４７が各
４ビツトで構成される。 このフォーマットの特徴は、かかる３２ピツトの信号が
伝送されるだけで、受信器は自分で、再生のだめのクロ
ックとデータとを生成しなくてはならない。つまり、セ
ルフ・クロック伝送方式を採用していることである。デ
ィジタル送信機器１６からのディジタ／Ｌ／−オーディ
オーインタフェース出力２４は、ディジタル受信機器１
７に入力される。ディジタμ・オーディオ・インタフェ
ース受信器２０は、第６図に示すディジタル・オーディ
オ・インタフェース・フォーマットで送られて来た信号
の同期プリアンプル部４１を検出して送信されたディジ
タＩｖ拳オーディオ・インタフェース出力２４に合わせ
たクロックを作るためＰＬＬ回路のＶＣＯ（電圧制御発
信器）を制御する。上記ＶＣＯから作られたクロックか
らデータ２６とクロック２６を再生する。かかるデータ
２６．クロック２６を信号処理２１に入力して、再生オ
ーディオ信号２７を得ていた。しかし、ディジタル受信
機器１７がＰＬＬ回路のＶＣＯで作られたクロックで動
作するため、ジッタの影響を強く受け、再生オーディオ
出力の性能が悪くなるという欠点があった。 これを解決するため、第５図で示したような構成が一部
で採用され出した。これを説明すると、ディジタル送信
機器からディジタル受信機器に伝送される信号を双方向
の２本とし、受信機器から同期信号を送信機器に送るこ
とで、ディジタル受信機器は水晶精度で動作するため再
生されるオーディオ信号の対ジッター性能悪化の要因を
無くすだめのものである。 以上のように構成された装置について、以下説明する。 ２８はディジタル送信器、３０は信号処理、３１はディ
ジタル−オーディオ・インタフェース送信器、３４は信
号処理３０のデータ出力、３６は信号処理３０のクロッ
ク出力、２９はディジタル受信器、３２はディジタル受
信器、３２はディジタル・オーディオ・インタフェース
受信器。 ３３は信号処理、３７はディジタル・オーディオ・イン
タフェース受信器３２のディジタル出力信号、３９は信
号処理３３からの出力オーディオ信号、ここで、かかる
構成における重要な点は、全体のシステムが水晶ｘ２を
マスターとし動作している事である。つまり、水晶ｘ２
の分周クロックからなる同期信号をディジタル・オーデ
ィオ・インタフェース受信器３２および信号処理３ｏへ
供給することで、ディジタル送信器２８をスレーブとし
て動作させている。このようにすると、再生されたオー
ディオ出力３９は、ジッターを持たない性能の優れた再
生が可能となる。 発明が解決しようとする課題 しかしながら上記のような構成では、第６図で示したデ
ィジタル・オーディオ・インタフェース・フォーマット
を用いる最大の特徴であるセルフ・クロックにより、１
本の伝送路で信号伝送が行なえる事、及び１つのディジ
タル送信器に複数のディジタル受信器が接続される場合
には上記第６図のような構成を本質的にとることが出来
ないという重大な欠点があった。 本発明は上記問題点に鑑み、セルフ・クロック方式であ
りながら、ジッターの影響の全く無い方式ディジタル機
器を提供するものである。 課題を解決するための手段 上記課題を解決するために本発明のディジタル機器は、
ディジタｌし信号出力を有する第一のディジタル機器と
、上記第一のディジタル機器からのディジタル信号出力
を受信する第二のディジタル機器と、ディジタル・バッ
フトメモリとを備えた構成としたものである。 作 用 本発明は上記の構成によってディジタル送信器にも水晶
があシ、かつディジタル受信器にも水晶がある構成が実
現可能となり、セルフ・クロック・システムでかつジッ
ターのないシステムが可能となる。 実施例 以下本発明の一実施例のディジタル機器について、図面
を参照しながら説明する。 第１図は本発明の第１の実施例におけるディジタル機器
の構成を示すものである。第１図において、１はディジ
タル送信器、２はディジタル受信器、３は信号処理、４
はディジタル・オーディオ・インタフェース送信器、６
はディジタ／１／−オーディオ・インタフェース受信器
、６はバッファーメモリ、７は信号処理である。８は水
晶ｘＳで処理されたディジタル信号、９は同様に水晶ｘ
Ｓで処理されたクロックである。１０はディジタｐ・オ
ーディオ・インタフェース送信器４の出力であるディジ
タル・オーディオ・インタフェース信号。 １１はディジタル・オーディオ・インタフェース受信器
５のディジタル信号出力、１２はディジタル・オーディ
オ・インタフェース受信器６のクロック出力で、これは
全て信号処理３の水晶ｘＳによる基準クロックｘＳと同
期している。１２はバッフトメモリｅの書き込みアドレ
スである。１４は水晶ＸＨによる基準クロックＸＲと同
期している信号処理７から生成されるバッフトメモリ６
への読み出しアドレスである。１３はバッフトメモリ６
からの再生ディジタル信号である。１６は再生オーディ
オ信号。 以北のように構成された第１図の基本構成部であるバッ
フトメモリの構成について、以下第２図及び第３図を用
いてその動作を説明する。 まず、第２図は第１図の基本構成部であるバッファ・メ
モリの構成を示すものであって、４８はリング構成され
たリング・メモリで１円の位置がアドレスに対応するも
のとする。ここで、メモリの初期設定として書き込みア
ドレス１２をＷＲ（１）に、読み出しアドレス１４をＲ
１！：（１）のごとく、メモリの半分の位置から開始さ
せると、最大のジッター値、および最大のｘＳとＸＲと
の偏差を許容出来ることとなる。すなわち、書き込みア
ドレスをＷＲは（１）から（２）へと移動するに従い読
み出しアドレスＲＥはジッターあるいは偏差によシ（１
）から（２）もしくは（２ｙとなる。そして、最終的に
、ＷＥ［Ｆ］）。 ＲＥ（Ｐ）とｋるまで、このシステムは全く独立のクロ
ックで動作可能となる。 以上のように本実施例によれば、ディジタル信号出力を
有する第一のディジタル機器と、上記第一のディジタル
機器からのディジタル信号出力を受信する第二のディジ
タル機器と、ディジタル・バッファ・メモリとを備える
ことにより、ジッターのないセルフ・クロック伝送が可
能となる。 なお、第１図の実施例においてバッファ・メモリをリン
グ・メモリとしたが、それ以外の普通のメモリ構成とし
てもよい。 さらに、第３図に具体的なメモリのアドレスの生成ブロ
ック図を示す。６１の加Ｔ１．器にて、第２図で示した
ＷＲ（１）とＲＥ（１）との差の分すなわち全体のリン
グ・メモリの約−１のアドレス差を有する初期設定アド
レスを作る。 書き込みアドレスカウンタ用クロック１２は、第１、図
で示したバッフ７メモリ６への書き込み用クロック１２
と同一である。また読み出しアドレスカウンタ用クロッ
ク１４は、第１図で示したバッフ７メモリ６への読み出
しクロック１４と同一である。 書き込みアドレスカウンタ４８．読み出しアドレスカウ
ンタ４９からの信号をセレクタ６０により選択され、バ
ッファメモリ用の直接制御アドレスとなるが、読み出し
用のアドレスの場合のみ加算器６１にて、メモリの約−
１のアドレスを追加し。 バッフ１メモリ用アドレスとする。 発明の効果 以上のように本発明はディジタル信号出力を有する第一
のディジタル機器と、上記第一のディジタ）ｖ機器から
のディジタル信号出力を受信する第二のディジタル機器
と、ディジタル・バッファ・メモリとを備えた構成を設
けることにより、ジッターのないセルフ・クロック伝送
を可能とすることができる。
第１図は本発明の一実施例におけるディジタル機器の構
成図、第２図は同機器の一実施例のバッフトメモリの副
成の説明図、第３図は同機器の一実施例のメモリのアド
レスの生成ブロック図、第４図、第６図は従来のディジ
タル機器の構成図。 第６図はディジタル・オーディオ・インタフェース・フ
ォーマットを示す図である。 １・・・・・・ディジタル送信器（第１のディジタル機
器）、２・・・・・・ディジタル受信器（第２のディジ
タル機器）、６・・・・・・ディジタル・バッフトメモ
リ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１４
−−一訊日しアトシスｐフンタ周クトク手続補正書 平成元年２月ノダロ 篠 図 昭和６３年特許願第３２１０３９号 ２発明の名称 ディジタル機器 ３補正をする者 事件との関係 住 所 名 称 代表者 特 許 出 願 人 大阪府門真市大字門真１００６番地 （５８２）松下電器産業株式会社 谷 井 昭 雄 ４代理人 住 所 〒 ５７１ 大阪府門真市大字門真１００６番地 松下電器産業株式会社内 ６補正の対象 明 ｊ４１１ ｍ １、発明の名称 ディジタル機器 ２、特許請求の範囲 送信されたディジタル信号から、受信器がクロックを自
己生成するセルフクロツタ方式の伝送装置であって、デ
ィジタル信号出方を有する第一のディジタル機器と、上
記第一のディジタル機器からのディジタル信号出方を受
信する第二のディジタル機器と、ディジタル・バッファ
・メモリとを備えたことを特徴とするディジタル機器。 ３、発明の詳細な説明 産業上の利用分野 本発明は送信されたディジタル信号から、受信器がクロ
ックを自己生成するセルフ・クロック方式のディジタル
機器に関するものである。 従来の技術 近年、ＣＤやＤＡＴ等で代表されるディジタル・オーデ
ィオ機器は、再生時、復調されたアナログ信号だけでな
くディジタル信号をそのまま出方するディジタル伝送方
法が採用されるようになってきた。また、かかるディジ
タル出力信号を受信再生するためのＤムコンバータユニ
ットやディジタルアンプ機器も活発に開発されている。 以下図面を参照しながら、上述した従来のディジタル機
器の一例について説明する。 第４図、第６図は送信されたディジタル信号から、受信
器がクロックを自己生成するセルフ・クロック方式にお
けるディジタル機器の従来例の構成を示すものである。 以下の説明は、上記第一のディジタル機器としてＣＤプ
レーヤを、上記第二のディジタル機器としてＤムコンバ
ータ・ユニットを具体代表例として取り上げて説明をす
る。第４図において、１６はディジタル送信機器で、具
体代表例のＣＤプレーヤである。１７はディジタル受信
機器で、具体代表例のＤムコンパータ・ユニットである
。１８は信号処理手段でＣＤプレーヤのディジタル復号
器であり、水晶発振器ｘ１をマスタ・クロックとして動
作している。２２は信号処理手段１８のディジタル信号
出力、２３は信号処理手段１８のクロック出力であり、
かかる二つの信号からディジタル・オーディオ・インタ
フェース（図面では、Ｄ、Ａ、Ｉ／Ｆ と略す）送信
器１９において、ディジタル・オーディオ・インタフェ
ース・フォーマットに変換される。ここで、簡単にディ
ジタル・オーディオ・インタフェース・フォーマットに
ついて説明をしておく。第６図がディジタル・オーディ
オ・インタフェース・フォーマット４ｏである。全体は
、３２ビツトで構成され、同期プリアンプル４１が４ビ
ツト、予備ビット４２が４ビツト、オーディオ・サンプ
ル・ワード４３が２０ビツト、各コントロール信号４４
，４５，４６゜４７が各４ビツトで構成される。 このフォーマットの特徴は、かかる３２ビツトの信号が
伝送されるだけで、受信器は自分で、再生のためのクロ
ックとデータとを生成しなくてはならない。つまｖ１セ
ル２・りａツク伝送方式を採用していることである。デ
ィジタル送信機器１６からのディジタル・オーディオ・
インタフェース出力２４は、ディジタル受信機器１７に
入力される。ディジタル・オーディオ・インタフェース
受信器２０は、第６図に示すディジタル・オーディオ・
インタフェース・フォーマットで送られて来た信号の同
期プリアンプル部４１を検出して送信されたディジタル
・オーディオ・インタフェース出力２４に合わせたクロ
ックを作るためＰＬＬ回路のＶＣＯ（電圧制御発振器）
を制御する２、上記ｖＣＯから作られたクロックからデ
ータ２６とクロック２６を再生する。かかるデータ２６
．クロック２６を信号処理手段２１に入力して、再生オ
ーディオ信号２７を得ていた。しかし、ディジタル受信
機器１７がＰＬＬ回路のｖＣＯで作られたクロックで動
作するため、ジッターの影響を強く受け、再生オーディ
オ出力の性能が悪くなるという欠点があった。 これを解決するため、第６図で示したような構成が一部
で採用され出した。これを説明すると。 ディジタル送信機器からディジタル受信機器に伝送され
る信号を双方向の２木とし、受信機器から同期信号を送
信機器に送ることで、ディジタル受信機器は水晶精度で
動作するため再生されるオーディオ信号の対ジッター性
能悪化の要因を無くすだめのものである。 以上のように構成された装置について、以下説明する。 ２８はディジタル送信器、３０は信号処理手段、３１は
ディジタル・オーディオ・インタフェース送信器、３４
は信号処理手段３０のデータ出力、３６は信号処理手段
３０のクロック出力、２９はディジタル受信器、３２は
ディジタル受信器、３２はディジタル・オーディオ・イ
ンタフェース受信器、３３は信号処理手段、３６はディ
ジタル送信器２８のディジタル・オーディオ・インタフ
ェース出力、３７はディジタル・オーディオ・インタフ
ェース受信器３２のディジタル出力信号、３Ｂは信号処
理手段３３から出力された同期信号、３９は信号処理手
段３３からの出力オーディオ信号、ここで、かかる構成
における重要な点は、全体のシステムが水晶発振器ｘ２
をマスターとし動作している事である。つまり、水晶発
振器ｘ２の分周クロックからなる同期信号をディジタル
・オーディオ・インタフェース受信器３２および信号処
理手段３０へ供給することで、ディジタル送信器２８を
スレーブとして動作させている。このようにすると、再
生されたオーディオ出力３９は、ジッターを持たない性
能の優れた回生が可能となる。 発明が解決しようとする課題 しかしながら上記のような構成では、第６図で示したデ
ィジタル・オーディオ・インタフェース・フォーマット
ｉ用いる最大の特徴であるセルフ・クロックにより、１
木の伝送路で信号伝送が行なえる事、及び一つのディジ
タル送信器に複数のディジタル受信器が接続される場合
には上記第６図のような構成を本質的にとることが出来
ないという重大な欠点があった。 本発明は上記問題点に鑑み、セルフ・クロック方式であ
りながら、ジッターの影響の全く無い方式ディジタル機
器を提供するものである。 課題を解決するための手段 上記課題を解決するために本発明のディジタル機器は、
ディジタル信号出力を有する第一のディジタル機器と、
上記第一のディジタル機器からのディジタル信号出力を
受信する第二のディジタル機器と、ディジタル・バッフ
ァ・メモリとを備えた構成としたものである。 作用 本発明は上記の構成によってディジタル送信器にも水晶
発振器があり、かつディジタル受信器にも水晶発振器が
ある構成が実現可能となり、セルフ・クロック・システ
ムでかつジッターのないシステムが可能となる。 実施例 以下本発明の一実施例のディジタル機器について１図面
を参照しながら説明する。 第１図は本発明の第１の実施例におけるディジタル機器
の構成を示すものである。第１図において、１はディジ
タル送信器、２はディジタル受信器、３は信号処理手段
、４はディジタル・オーディオ・インタフェース送信器
、６はディジタル・オーディオ・インタフェース受信器
、６はバッファ・メモリ、７は信号処理手段である。８
は水晶発振器Ｘ３で処理されたディジタル信号、９は同
様に水晶発振器ｘＳで処理されたクロックである。 １０はディジタル・オーディオ−インタフェース送信器
４の出力であるディジタル・オーディオ・インタフェー
ス信号％１１はディジタル・オーディオ・インタフェー
ス受信器６のディジタル信号出力、１２はディジタル・
オーディオ・インタフェース受信器６のクロック出力で
、バッファ・メモリ６の占き込みアドレスであり、これ
は全て信号処理手段３の水晶発振器ｘＳによる基準クロ
ックｘＳと同期している。１４は水晶発振器ＸＨによる
基準クロックＸＲと同期している信号処理手段７から生
成されるバッファ・メモリ６への読み出しアドレスであ
る。１３はバッファ・メモリ６からの再生ディジタル信
号である。１６は再生オーディオ信号である。 以上のように構成された第１図の基本構成部であるバッ
ファ・メモリの構成について、以下第２図及び第３図を
用いてその動作を説明する。 まず、第２図は第１図の基本構成部であるバッファ・メ
モリの構成を示すものであって、４Ｂはリング構成され
たリング・メモリで、円の位置がアドレスに対応するも
のとする。ここて、メそりの初期設定として書き込みア
ドレス１２をＷＲ（１）に、読み出しアドレス１４をＲ
ＩＣ（１）のごとく、メモリの半分の位置から開始させ
ると、最大のジッター値、および最大のＸＩ３とＸＲと
の偏差を許容出来ることとなる。すなわち、書き込みア
ドレスをＷＲは（１）から（２）へと移動するに従い読
み出しアドレスＲｍ−はジッターあるいは偏差により（
１）から（２）もしくは（２）′となる。そして、最終
的に、ｗｘ（ｐ）。 ＲＫ（Ｐ）となるまで、このシステムは全く独立のクロ
ックで動作可能となる。 以上のように本実施例によれば、ディジタル信号出力を
有する第一のディジタル機器と、上記第一のディジタル
機器からのディジタル信号出力を受信する第二のディジ
タル機器と、ディジタル・バッファ・メモリとを備える
ことにより、ジッターのないセルフ・クロック伝送が可
能となる。 なお、第１図の実施例においてバッファ・メモリをリン
グ・メモリとしたが、それ以外の普通のメモリ構成とし
てもよい。 さらに、第３図に具体的なメモリのアドレスの生成ブロ
ック図を示す。加算器６１にて、第２図で示したＷＲ（
１）とＲＥ（１）との差の分すなわち全体のリング・メ
モリの約７のアドレス差を有する初期設定アドレスを作
る。 書き込みアドレスカウンタ用クロック１２は、第１図で
示したバッファメモリ６への書き込み用クロック１２と
同一である。また読み出しアドレスカウンタ用クロック
１４は、第１図で示したバッファメモリ６への読み出し
クロック１４と同一である。 凹き込みアドレスカウンタ４日、読み出しアドレスカウ
ンタ４９からの信号をセレクタ６ｏにより選択して、バ
ッファメモリ用の直接制御アドレスとするが、読み出し
用のアドレスの場合のみ加算器６１にて、メモリの約Ｔ
のアドレスを追加し。 バッファメモリ用アドレスとすることにより書き込みア
ドレスと読み出しアドレスとの差を発生させている。 発明の効果 以上のように本発明はディジタル信号出力を有する第一
のディジタル機器と、上記第一のディジタル機器からの
ディジタル信号出力を受信する第二のディジタル機器と
、ディジタル・バッファ・メモリとを備えた構成を設け
ることにより、ジッターのないセルフ・クロック伝送を
可能とすることができる。
成図、第２図は同機器の一実施例のバッフトメモリの副
成の説明図、第３図は同機器の一実施例のメモリのアド
レスの生成ブロック図、第４図、第６図は従来のディジ
タル機器の構成図。 第６図はディジタル・オーディオ・インタフェース・フ
ォーマットを示す図である。 １・・・・・・ディジタル送信器（第１のディジタル機
器）、２・・・・・・ディジタル受信器（第２のディジ
タル機器）、６・・・・・・ディジタル・バッフトメモ
リ。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名１４
−−一訊日しアトシスｐフンタ周クトク手続補正書 平成元年２月ノダロ 篠 図 昭和６３年特許願第３２１０３９号 ２発明の名称 ディジタル機器 ３補正をする者 事件との関係 住 所 名 称 代表者 特 許 出 願 人 大阪府門真市大字門真１００６番地 （５８２）松下電器産業株式会社 谷 井 昭 雄 ４代理人 住 所 〒 ５７１ 大阪府門真市大字門真１００６番地 松下電器産業株式会社内 ６補正の対象 明 ｊ４１１ ｍ １、発明の名称 ディジタル機器 ２、特許請求の範囲 送信されたディジタル信号から、受信器がクロックを自
己生成するセルフクロツタ方式の伝送装置であって、デ
ィジタル信号出方を有する第一のディジタル機器と、上
記第一のディジタル機器からのディジタル信号出方を受
信する第二のディジタル機器と、ディジタル・バッファ
・メモリとを備えたことを特徴とするディジタル機器。 ３、発明の詳細な説明 産業上の利用分野 本発明は送信されたディジタル信号から、受信器がクロ
ックを自己生成するセルフ・クロック方式のディジタル
機器に関するものである。 従来の技術 近年、ＣＤやＤＡＴ等で代表されるディジタル・オーデ
ィオ機器は、再生時、復調されたアナログ信号だけでな
くディジタル信号をそのまま出方するディジタル伝送方
法が採用されるようになってきた。また、かかるディジ
タル出力信号を受信再生するためのＤムコンバータユニ
ットやディジタルアンプ機器も活発に開発されている。 以下図面を参照しながら、上述した従来のディジタル機
器の一例について説明する。 第４図、第６図は送信されたディジタル信号から、受信
器がクロックを自己生成するセルフ・クロック方式にお
けるディジタル機器の従来例の構成を示すものである。 以下の説明は、上記第一のディジタル機器としてＣＤプ
レーヤを、上記第二のディジタル機器としてＤムコンバ
ータ・ユニットを具体代表例として取り上げて説明をす
る。第４図において、１６はディジタル送信機器で、具
体代表例のＣＤプレーヤである。１７はディジタル受信
機器で、具体代表例のＤムコンパータ・ユニットである
。１８は信号処理手段でＣＤプレーヤのディジタル復号
器であり、水晶発振器ｘ１をマスタ・クロックとして動
作している。２２は信号処理手段１８のディジタル信号
出力、２３は信号処理手段１８のクロック出力であり、
かかる二つの信号からディジタル・オーディオ・インタ
フェース（図面では、Ｄ、Ａ、Ｉ／Ｆ と略す）送信
器１９において、ディジタル・オーディオ・インタフェ
ース・フォーマットに変換される。ここで、簡単にディ
ジタル・オーディオ・インタフェース・フォーマットに
ついて説明をしておく。第６図がディジタル・オーディ
オ・インタフェース・フォーマット４ｏである。全体は
、３２ビツトで構成され、同期プリアンプル４１が４ビ
ツト、予備ビット４２が４ビツト、オーディオ・サンプ
ル・ワード４３が２０ビツト、各コントロール信号４４
，４５，４６゜４７が各４ビツトで構成される。 このフォーマットの特徴は、かかる３２ビツトの信号が
伝送されるだけで、受信器は自分で、再生のためのクロ
ックとデータとを生成しなくてはならない。つまｖ１セ
ル２・りａツク伝送方式を採用していることである。デ
ィジタル送信機器１６からのディジタル・オーディオ・
インタフェース出力２４は、ディジタル受信機器１７に
入力される。ディジタル・オーディオ・インタフェース
受信器２０は、第６図に示すディジタル・オーディオ・
インタフェース・フォーマットで送られて来た信号の同
期プリアンプル部４１を検出して送信されたディジタル
・オーディオ・インタフェース出力２４に合わせたクロ
ックを作るためＰＬＬ回路のＶＣＯ（電圧制御発振器）
を制御する２、上記ｖＣＯから作られたクロックからデ
ータ２６とクロック２６を再生する。かかるデータ２６
．クロック２６を信号処理手段２１に入力して、再生オ
ーディオ信号２７を得ていた。しかし、ディジタル受信
機器１７がＰＬＬ回路のｖＣＯで作られたクロックで動
作するため、ジッターの影響を強く受け、再生オーディ
オ出力の性能が悪くなるという欠点があった。 これを解決するため、第６図で示したような構成が一部
で採用され出した。これを説明すると。 ディジタル送信機器からディジタル受信機器に伝送され
る信号を双方向の２木とし、受信機器から同期信号を送
信機器に送ることで、ディジタル受信機器は水晶精度で
動作するため再生されるオーディオ信号の対ジッター性
能悪化の要因を無くすだめのものである。 以上のように構成された装置について、以下説明する。 ２８はディジタル送信器、３０は信号処理手段、３１は
ディジタル・オーディオ・インタフェース送信器、３４
は信号処理手段３０のデータ出力、３６は信号処理手段
３０のクロック出力、２９はディジタル受信器、３２は
ディジタル受信器、３２はディジタル・オーディオ・イ
ンタフェース受信器、３３は信号処理手段、３６はディ
ジタル送信器２８のディジタル・オーディオ・インタフ
ェース出力、３７はディジタル・オーディオ・インタフ
ェース受信器３２のディジタル出力信号、３Ｂは信号処
理手段３３から出力された同期信号、３９は信号処理手
段３３からの出力オーディオ信号、ここで、かかる構成
における重要な点は、全体のシステムが水晶発振器ｘ２
をマスターとし動作している事である。つまり、水晶発
振器ｘ２の分周クロックからなる同期信号をディジタル
・オーディオ・インタフェース受信器３２および信号処
理手段３０へ供給することで、ディジタル送信器２８を
スレーブとして動作させている。このようにすると、再
生されたオーディオ出力３９は、ジッターを持たない性
能の優れた回生が可能となる。 発明が解決しようとする課題 しかしながら上記のような構成では、第６図で示したデ
ィジタル・オーディオ・インタフェース・フォーマット
ｉ用いる最大の特徴であるセルフ・クロックにより、１
木の伝送路で信号伝送が行なえる事、及び一つのディジ
タル送信器に複数のディジタル受信器が接続される場合
には上記第６図のような構成を本質的にとることが出来
ないという重大な欠点があった。 本発明は上記問題点に鑑み、セルフ・クロック方式であ
りながら、ジッターの影響の全く無い方式ディジタル機
器を提供するものである。 課題を解決するための手段 上記課題を解決するために本発明のディジタル機器は、
ディジタル信号出力を有する第一のディジタル機器と、
上記第一のディジタル機器からのディジタル信号出力を
受信する第二のディジタル機器と、ディジタル・バッフ
ァ・メモリとを備えた構成としたものである。 作用 本発明は上記の構成によってディジタル送信器にも水晶
発振器があり、かつディジタル受信器にも水晶発振器が
ある構成が実現可能となり、セルフ・クロック・システ
ムでかつジッターのないシステムが可能となる。 実施例 以下本発明の一実施例のディジタル機器について１図面
を参照しながら説明する。 第１図は本発明の第１の実施例におけるディジタル機器
の構成を示すものである。第１図において、１はディジ
タル送信器、２はディジタル受信器、３は信号処理手段
、４はディジタル・オーディオ・インタフェース送信器
、６はディジタル・オーディオ・インタフェース受信器
、６はバッファ・メモリ、７は信号処理手段である。８
は水晶発振器Ｘ３で処理されたディジタル信号、９は同
様に水晶発振器ｘＳで処理されたクロックである。 １０はディジタル・オーディオ−インタフェース送信器
４の出力であるディジタル・オーディオ・インタフェー
ス信号％１１はディジタル・オーディオ・インタフェー
ス受信器６のディジタル信号出力、１２はディジタル・
オーディオ・インタフェース受信器６のクロック出力で
、バッファ・メモリ６の占き込みアドレスであり、これ
は全て信号処理手段３の水晶発振器ｘＳによる基準クロ
ックｘＳと同期している。１４は水晶発振器ＸＨによる
基準クロックＸＲと同期している信号処理手段７から生
成されるバッファ・メモリ６への読み出しアドレスであ
る。１３はバッファ・メモリ６からの再生ディジタル信
号である。１６は再生オーディオ信号である。 以上のように構成された第１図の基本構成部であるバッ
ファ・メモリの構成について、以下第２図及び第３図を
用いてその動作を説明する。 まず、第２図は第１図の基本構成部であるバッファ・メ
モリの構成を示すものであって、４Ｂはリング構成され
たリング・メモリで、円の位置がアドレスに対応するも
のとする。ここて、メそりの初期設定として書き込みア
ドレス１２をＷＲ（１）に、読み出しアドレス１４をＲ
ＩＣ（１）のごとく、メモリの半分の位置から開始させ
ると、最大のジッター値、および最大のＸＩ３とＸＲと
の偏差を許容出来ることとなる。すなわち、書き込みア
ドレスをＷＲは（１）から（２）へと移動するに従い読
み出しアドレスＲｍ−はジッターあるいは偏差により（
１）から（２）もしくは（２）′となる。そして、最終
的に、ｗｘ（ｐ）。 ＲＫ（Ｐ）となるまで、このシステムは全く独立のクロ
ックで動作可能となる。 以上のように本実施例によれば、ディジタル信号出力を
有する第一のディジタル機器と、上記第一のディジタル
機器からのディジタル信号出力を受信する第二のディジ
タル機器と、ディジタル・バッファ・メモリとを備える
ことにより、ジッターのないセルフ・クロック伝送が可
能となる。 なお、第１図の実施例においてバッファ・メモリをリン
グ・メモリとしたが、それ以外の普通のメモリ構成とし
てもよい。 さらに、第３図に具体的なメモリのアドレスの生成ブロ
ック図を示す。加算器６１にて、第２図で示したＷＲ（
１）とＲＥ（１）との差の分すなわち全体のリング・メ
モリの約７のアドレス差を有する初期設定アドレスを作
る。 書き込みアドレスカウンタ用クロック１２は、第１図で
示したバッファメモリ６への書き込み用クロック１２と
同一である。また読み出しアドレスカウンタ用クロック
１４は、第１図で示したバッファメモリ６への読み出し
クロック１４と同一である。 凹き込みアドレスカウンタ４日、読み出しアドレスカウ
ンタ４９からの信号をセレクタ６ｏにより選択して、バ
ッファメモリ用の直接制御アドレスとするが、読み出し
用のアドレスの場合のみ加算器６１にて、メモリの約Ｔ
のアドレスを追加し。 バッファメモリ用アドレスとすることにより書き込みア
ドレスと読み出しアドレスとの差を発生させている。 発明の効果 以上のように本発明はディジタル信号出力を有する第一
のディジタル機器と、上記第一のディジタル機器からの
ディジタル信号出力を受信する第二のディジタル機器と
、ディジタル・バッファ・メモリとを備えた構成を設け
ることにより、ジッターのないセルフ・クロック伝送を
可能とすることができる。
第１図は本発明の一実施例におけるディジタル機器の構
成図、第２図は同機器の一実施例のバッファ・メモリの
構成の説明図、第３図は同機器の一実施例のメモリのア
ドレスの生成ブＯツク図。 第４図、第６図は従来のディジタル機器の構成図。 第６図はディジタル・オーディオ・インタフェース・フ
ォーマットを示す図である。 １・・・・・・ディジタル送信器（第１のディジタル機
器）、２・・・・・・ディジタル受信器（第２のディジ
タル４１５）、６・・・・・・ディジタル・バッファ・
メモリ。
成図、第２図は同機器の一実施例のバッファ・メモリの
構成の説明図、第３図は同機器の一実施例のメモリのア
ドレスの生成ブＯツク図。 第４図、第６図は従来のディジタル機器の構成図。 第６図はディジタル・オーディオ・インタフェース・フ
ォーマットを示す図である。 １・・・・・・ディジタル送信器（第１のディジタル機
器）、２・・・・・・ディジタル受信器（第２のディジ
タル４１５）、６・・・・・・ディジタル・バッファ・
メモリ。
Claims (1)
- 送信されたディジタル信号から、受信器がクロックを自
己生成するセルフクロック方式の伝送装置において、デ
ィジタル信号出力を有する第一のディジタル機器と、上
記第一のディジタル機器からのディジタル信号出力を受
信する第二のディジタル機器と、ディジタル・バッファ
・メモリとを備えたことを特徴とするディジタル機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321039A JPH02165752A (ja) | 1988-12-19 | 1988-12-19 | ディジタル機器 |
| EP19890123387 EP0374794A3 (en) | 1988-12-19 | 1989-12-18 | Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63321039A JPH02165752A (ja) | 1988-12-19 | 1988-12-19 | ディジタル機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02165752A true JPH02165752A (ja) | 1990-06-26 |
Family
ID=18128121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63321039A Pending JPH02165752A (ja) | 1988-12-19 | 1988-12-19 | ディジタル機器 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0374794A3 (ja) |
| JP (1) | JPH02165752A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU642590B2 (en) * | 1991-03-15 | 1993-10-21 | Nec Corporation | Method and circuit for demultiplexing digital signals capable of absorbing destuffing jitter |
| FR2737368B1 (fr) * | 1996-06-28 | 1997-12-05 | Thomson Multimedia Sa | Procede et dispositif de synchronisation d'horloge d'encodeurs et decodeurs numeriques |
| DE19723760B4 (de) * | 1997-06-06 | 2006-07-13 | Deutsche Telekom Ag | Einrichtung und Verfahren zum Empfang von Daten |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1498498A (en) * | 1975-03-05 | 1978-01-18 | Plessey Co Ltd | Frame aligners for time division multiplex(tdm)communication systems |
| US4056851A (en) * | 1976-09-20 | 1977-11-01 | Rca Corporation | Elastic buffer for serial data |
| US4692894A (en) * | 1984-12-18 | 1987-09-08 | Advanced Micro Devices, Inc. | Overflow/Underflow detection for elastic buffer |
| FR2583238B1 (fr) * | 1985-06-11 | 1988-03-18 | Applic Electro Tech Avance | Dispositif de transmission numerique plesiochrone a memoire tampon etendue |
-
1988
- 1988-12-19 JP JP63321039A patent/JPH02165752A/ja active Pending
-
1989
- 1989-12-18 EP EP19890123387 patent/EP0374794A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0374794A2 (en) | 1990-06-27 |
| EP0374794A3 (en) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226758B1 (en) | Sample rate conversion of non-audio AES data channels | |
| JPH05219141A (ja) | 制御及びステータス情報を受信しかつ送信するための回路及び方法 | |
| JPH024070B2 (ja) | ||
| JPS59198507A (ja) | プログラム可能な時間コ−ド発生回路 | |
| JPH02165752A (ja) | ディジタル機器 | |
| JPS6052499B2 (ja) | メモリ−装置 | |
| CN115437988A (zh) | 一种i2s音频时钟数据的同步方法、装置及应用 | |
| JP3994555B2 (ja) | データ処理回路およびデータ伝送システム | |
| JPH06296173A (ja) | デジタルオーディオインターフェイス受信装置 | |
| JPH02211734A (ja) | ディジタル機器 | |
| JPWO2008035576A1 (ja) | バッファリング制御方法、およびバッファリング制御装置 | |
| JP3094285B2 (ja) | 符号化率による復元クロック発生装置及びその方法 | |
| JP2812025B2 (ja) | デジタル音響信号の時間遅延量の調整装置 | |
| JP2003173614A (ja) | ディスク再生システム、および表示装置 | |
| JP2001103099A (ja) | 受信データ再生装置 | |
| JP3163616B2 (ja) | 基準クロック制御装置 | |
| KR101619878B1 (ko) | I2s 전송 방식을 이용하여 dsd 오디오 파일을 재생하기 위한 장치 및 그 방법 | |
| US20060018178A1 (en) | Circuit of sdram and method for data communication | |
| KR0157154B1 (ko) | 병렬 디지탈 신호처리기를 이용한 오디오 복호화기 | |
| JPS62130038A (ja) | 暗号化装置 | |
| JP2962288B2 (ja) | ディジタルコードレス電話機 | |
| JP2806683B2 (ja) | プレジオクロナス／ドップラーバッファ | |
| JPS62279748A (ja) | ビツトバツフア回路 | |
| JPS6381656A (ja) | 磁気テ−プ記録再生装置 | |
| JPH04314282A (ja) | シリアルインターフェイス回路 |