JPH0220934A - 二重積分型ノイズシェーパ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は長時間ゼロ入力が与えられた際に、ノイズシェ
ーパをリセットする方法を用いた二重積分型ノイズシェ
ーパに関するものである。

従来の技術 近年ノイズシェーパを用いたＡＤ／ＤＡ変換器がよく用
いられている（例えば、「アイイーイーイー　トランザ
クションズ　オン　コミユニケージ、ンズＪ　（ＩＥＥ
Ｅ　　ＴｒａｎｓａｃｔｉｏｎＢｏｎＣｏｍｍｕｎｉｃ
ａｔ　ｔｏｎｓ　Ｖｏｌ　、　ＣＯＭ　−３３、Ａ　３
ｐｐ　２４９−２５８．　Ｍａｒｃｈ　１９８５　）　
）。第３図に上述したような従来の構成例を示し、その
説明を行う。

第３図において、２，３は加算器で、共に正側の入力か
ら負側の入力の減算を行う。ここで、加算器２に与えら
れる入力は１６ビツトのディジタル信号であるものとす
る。４は局部量子化器で、第１表に示すとおりの入力信
号の量子化を行う。

第１表 ２０１．２０２は積分器であシ入力される信号の積分を
行う。６は遅延回路であシ、通常Ｄフリップフロ、プ等
のレジスタが用いられる。ここで、積分器２０１．２０
２の伝達関数Ｈ（ｚ）はＨ（ｚ）＝１／（１−２−１）
　　・・・・・・・・・・・・・・・（１）となる。ま
た、局部量子化器４は、その入力Ｘ′に対して量子化雑
音ｖ９を加算して出力するものであるから、局部量子化
器４の出力Ｙは、Ｙ＝ｘ′＋ｖｑ　　　　　　　・・・
・・・・・・・・・・・価となる。局部量子化器４の出
力が遅延回路６で１段遅延されて加算器２，３に入力さ
れるため、これらの関係式をもとに入力Ｘと出力Ｙの関
係を求めると、 Ｙ＝Ｘ＋　（１−ｚ　　）　　−Ｖ　　・＝−・−・−
＜３ｉとなる。つまシ、二重積分型ノイズシエーノ（を
用いれば、１２　ｄ　Ｂ　／　ｏｃ　ｔ　の特性で低域
はど量子化雑音が低減されるという効果が得られる。

第４図は二重積分型ノイズシエー・くの他の従来例であ
る。第４図において、１．２．３は加算器で、加算器１
は２人力の加算を行い、加算器２゜３は正側の入力から
負側の入力の減算を行う。ここで、加算器１に与えられ
る入力は１６ビツトのディジタル信号であるものとする
。４は局部量子化器で、入力信号の量子化は第１表に示
すとおりである。１０６，１０６は遅延回路である。７
はシフタであり、入力信号の１ビツト左シフト、即ち入
力信号を２倍して出力する。ここで局部量子化器４の入
出力関係は（２）式のとおりであるから、加算器３で、
（Ｙ−、−Ｘ／）の演算を行うため、加算器３の出力は
−ｖ９となシ、遅延回路１０５，１０６により順次遅延
されていく。遅延回路１０５の出力はＶ−ｚ””、遅延
回路１０６の出力は−ｖｑ−２−２であるから、加算器
２の出力は（ｖ９・２−２・ｖ９・ｚ−１）となり、加
算器１によシ入力Ｘと加算される。この加算により入力
Ｘと出力Ｙとの間には第３図で示した（３）式と同一の
関係式が得られる。つまり、第４図に示す二重積分型ノ
イズシェーパであっても、１２　ｄＢｌｏａｔの特性で
低域はど量子化雑音が低減されるという効果が得られる
。

発明が解決しようとする課題 しかしながら上記のような構成では、長時間にわたるゼ
ロデータ（以下インフィニティゼロと称す）が入力に与
えられた場合においても必ず遅延回路１０５，１０６に
ゼロ以外のデータが残っているため、遅延回路１０５，
１０６の値は刻々変化し、通常発振現象をおこす。この
ように、本回路が動作することに伴うアナログ的なノイ
ズが発生する。逆に、初期状態（遅延回路をリセットし
、解除した状態）ではゼロ以外の入力が与えられるまで
動作は停止しているため上記のようなノイズは発生しな
い。従って、本回路が動作する前と後でＳＮ比が異なり
、しかも動作後の方がＳＮ比が悪くなる。また、インフ
ィニティゼロ入力時に強制的に遅延回路をリセットする
と通常ショックノイズが発生するという問題点があった
。

本発明は上記の問題点に鑑み、インフィニティゼロ入力
時にはショックノイズ等を発生することなく動作が静か
に停止し、アナログ的なノイズが発生しない二重積分型
ノイズシェーパを提供するものである。

課題を解決するための手段 上記問題点を解決するため本発明による二重積分型ノイ
ズシェーパは、入力信号が一定期間ゼロであることを検
出するゼロ検出器と、入力データの量子化を行う二重積
分型量子化器と、二重積分型量子化器の出力が連続して
ゼロである期間を判別するゼロ期間判別器と、ゼロ検出
器とゼロ期間判別器の出力に基づき、二重積分型量子化
器の初期化を行と初期化手段と、ゼロ検出器とゼロ期間
判別器の出力に基づき入力信号の変更を行う変更手段と
を有するようにしたものである。

作　　用 本発明は上記のようにインフィニティゼロ入力を検出し
、インフィニティゼロ入力時には二重積分型ノイズシェ
ーパに特定のデータを入力し、二重積分型ノイズシヱー
パの出力がゼロを連続して出力する期間に応じて二重積
分型ノイズシェーパへの入力値を制御し、更に一定期間
以上ゼロ出力が連続すると二重積分型ノイズシェーパ内
にあるレジスタをリセットするようにしたため、リセッ
ト時にノイズが発生せず、静かに二重積分型ノイズシェ
ーパの動作を停止させることが出来るものである。

実施例 以下本発明の一実施例について図面を参照しながら説明
する。

第１図は本発明の一実施例による二重積分型ノイズシェ
ーパのブロック図である。なお、第１図において先に述
べた第３図と同一機能を有するものについては同一の符
号を付し、細かな説明は省略する。１５．１６は積分器
で、端子Ｈに１”のパルスが加わるとデータがリセット
されるものである。７〜９はゼロ検出器で、一定期間ゼ
ロが連続して入力される（即ちインフィニティゼロが入
力される）と１″を出力し、ゼロ以外のデータが入力さ
れると直ちに出力は０”になる。ここでは、ゼロ検出器
８は８回、ゼロ検出器７は２６６回連続してゼロが入力
されると１′１”を出力するようになっている。１０は
データセット回路で、端子Ｃ１に与えられる制御信号が
、ｏ”の時は端子Ｘに与えられるデータを端子Ｙから出
力し、端子Ｃ１に与えられる制御信号が１”の時は〒１
を端子Ｙから出力する。端子Ｃ２に与えられる制御信号
が′０”の時は端子Ｘに与えられるデータを端子Ｙから
出力し、端子Ｃ２に与えられる制御信号が１”の時は−
２を端子Ｙから出力する。１１．１２．１３はＡＮＤゲ
ート、１４はインバータである。

次に第１図の動作について説明する。

入力がインフィニティゼロでない時は、ゼロ検出器９が
“０”を出力するので、ＡＮＤゲート１１゜１２の出力
は０”であシ、従来例（第３図）にて述べた二重積分型
ノイズシェーパと同様に動作する。

次に、入力がインフィニティゼロに変化した場合につい
て考えると、一定期間入力がゼロになるとゼロ検出器９
が１”を出力する。通常二重積分型ノイズシェーパの出
力はゼ０が連続して現れることは少ないので、ゼロ検出
器７．８の出力はｌ′ｏ”になっているので、ＡＮＤゲ
ー）　１２．１３は“Ｏ”を出力し、ＡＮＤゲート１１
は１”を出力する。、、ＡＮＤゲート１１にょシ“１”
がデータセット回着１ｏの端子Ｃ２に入力されるので、
データセット回着１ｏは−２を出方する。この時の動作
は第３図に示す二重積分型ノイズシェーパにおいて入力
ｔ−−２としたのと等しくなるため、全く等測的な動作
を行う第４図を用いて第１図に示される二重積分型ノイ
ズシェーパの出力がどのようになるかを説明する。

インフィニティゼロにより二重積分型ノイズシェーパに
−２が入力された時、遅延回路１０５と遅延回路１０６
の値は通常異なっているが、仮にこの時の遅延回路１０
５，１０６の値を−１３２３４゜６７９３とすると、遅
延回路１０５．１ｏｅの値及び局部量子化器４の入力ｘ
′、出力Ｙの変化は第２表に示すとおりとなる。

第２表において「差」と示しているのは遅延回路１ｏ６
の値から遅延回路１０６の値を引いた差を示したもので
ある。また第３表は遅延回路１０６゜１０６の値を−１
５０６３，−１０８９０とした場合の遅延回路１０５，
１０６の値、及び局部量子化器４の入力Ｘ／　、出力Ｙ
及び遅延回路１０６゜１０６の値の差の変化を示したも
のである。

この２種類の表を見ると明らかなように、遅延回路１０
Ｓ　、　１０６の値の差はデータセット回路１０の出力
の値と等しい幅で徐々に変化し、また差が小さくなるに
従って局部量子化器４がゼロを連続して出力することが
わかる。つまシ、二重積分型量子化器に小さな値（ここ
では−２）を入力すると、差が徐々に２ずつ小さくなり
、局部量子化器４が連続したゼロを出力するようになる
。

（レスート＋、百） 第２表 このようにして局部量子化器４がゼロを８回連続して出
力するようになると、第１図におけるゼロ検出器８の出
力が１”になるため、データセット回路１ｏの端子Ｃ１
に与えられる信号がｏ”。

端子Ｃ２に与えられる信号が１”になり、この時点でデ
ータセット回路１ｏは出力を−２から＝１に変化させる
。この様子を第４表に示す。

（ンＸ下４テ２匹） 第３表 つｔｂ、第４表の時間１８で表された時刻でゼロ出力が
８回連続して現れたため、データセット回路１ｏが出力
を−２から−１に変化させ、この時点から「差」が１ず
つ減衰していることが示されている。つまシニ重積分型
量子化器に−１を入力することによシ、「差」が徐々に
小さくなシ、それに伴い、局部量子化器４が出力するゼ
ロの連続回数がゆっくりと増加する。このようにゼロが
連続して２６６回出力されると、第１図のゼロ検出器７
の出力が１”になるため、ＡＮＤＮＯゲートの出力が１
”になり積分器１５．１６がリセットされる。

以上のようにして二重積分型ノイズシェーパの出力にゼ
ロがあまシ連続して現れない時にはデータセット回路１
ｏにより大きな値を入力して早くゼロが連続して現れる
ようにし、ゼロが連続して現れるようになるとデータセ
ット回路１ｏが最小の値を入力してゼロが連続する数を
確実に増加させる。このようにして出力にゼロが多数連
続して発生されているときに二重積分型ノイズシェーバ
をリセットする（この場合では積分器１５．１６をリセ
ットする）ことによシノイズを殆ど発生させることなく
二重積分型ノイズシェーバをリセットすることが出来る
。

またゼロ検出器９が６１”になった時、ゼロ検出器７が
１”を出力している場合は二重積分型ノイズシェーパに
直ちにリセットがかかるが、この時には元々連続してゼ
ロを連続して出力しているのでノイズを発生することは
ない。

以上よシ、ゼロ検出器７によシ積分器１５．１６がリセ
ットされる時は必ず局部量子化器４はゼロを出力してい
ることになシ、リセットに伴うショックノイズ等の不要
な信号は発生しない。

第２図は第１図におけるゼロ検出器７．８の具体的な実
施例である。この図を説明すると、２０はオール″０”
検出器であシ、入力データがオール″ｏ”ならば“１″
を出力し、例えばＮＯＲゲートなどがこれに相当する。

３１〜３８はリセット付のトグル７リツプフロツプ（以
下Ｔ−ＦＦと称す）であシ、端子ＧＫに与えられる信号
の立ち上がりで出力端子ＱＢが反転する。リセット端子
ＲＢにＮｏ”が与えられるとリセットされ、出力ＱＢが
１”になる。４０．４１はリセット付のＤフリップフロ
ップ（以下Ｄ−ＦＦと称す）であり、端子ＣＫに与えら
れる信号の立ち上がりで端子りに与えられたデータを取
シ込み、出力端子Ｑより出力する。クロック信号ＣＬＫ
は入力データに同期したクロックである。出力１がゼロ
検出器８出力に相当し、出力２がゼロ検出器７出力に相
当する。このように構成すると、入力データとして８回
連続してゼロが与えられるとＴ　−ＦＦ３３の出力端子
ＱＢが′０”から１”になるため、Ｄ−ＦＦ４０が端子
りよ！ｌｌ″′１”を取シ込み、出力１が１′になる。

また、入力データとして２５６回連続してゼロが与えら
れるとＴ−ＦＦ３８の出力端子ＱＢが０”から′１”に
なるため、Ｄ−ＦＦ４１が端子りよ！ｌｌ″１”を取シ
込み、出力２が１”になる。また、入力データがゼロ以
外の値となるとオールゼロ検出器２ｏが１０”になるた
め、Ｔ−ＦＦ３１〜３８及びＤ−ＦＦ４０゜４１のリセ
ット端子ＲＢに′０”が与えられるため、これらすべて
がリセットされ、再度連続したゼロが入力されるのを待
つ形となる。これにより、連続してゼロが８回以上続い
たときのみ出力が１”になり、連続して２６６回以上ゼ
ロが続いたときのみ出力２が１”になる。

なお、本実施例においては、局部量子化器４として第１
表に示したような３レベルの量子化器を用いたがこれに
限ったものではなく、更に細かい量子化を行うものであ
っても良いことは言うまでもない。また、本実施例にお
けるデータセット回路１０では、制御信号によシー１ま
たは、−２を出力するようにしているが、無論＋１．＋
２を出力するようにしても良いものである。要は微少な
直流成分を出力するようなものであれば良い。また、−
２の代わりに−３を出力してもよいのは無論であシ、こ
のようにすれば、ゼロ検出器９が１”になってから積分
器１５．１６がリセットされるまでの時間がさらに短く
なる。また、ゼロ検出器７，８においてゼロ出力が連続
して現れる回数を８回、２６６回としたが熱論これに限
ったものではないことは言うまでもない。

発明の効果 以上のべたように本発明は、入力信号が一定期間ゼロで
あることを検出するゼロ検出器と、入力データの量子化
を行う二重積分型量子化器と、二重積分型量子化器の出
力が連続してゼロである期間を判別するゼロ期間判別器
と、ゼロ検出器とゼロ期間判別器の出力に基づき、二重
積分型量子化器の初期化を行う初期化手段と、ゼロ検出
器とゼロ期間判別器の出力に基づき前記入力信号の変更
を行う変更手段とを有するようにしたことにより、リセ
ット時にノイズが発生せず、静かに二重積分型ノイズン
エーパの動作を停止させることが出来、動作前と動作後
におけるＳＮ比が変化せず、また、インフィニティゼロ
入力時のＳＮ比が向上するという優れた効果を有するも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例における二重積分型ノイズシ
ェーバの実施例を示すブロック図、第２図は第１図にお
けるゼロ検出器の具体例を示すブロック図、第３図、第
４図は従来における二重積分型ノイズシェーパを示すブ
ロック図である。 ２．３・・・・・・加算器、４・・・・・・局部量子化
器、６・・・・・・遅延回路、７〜９・・・・・・ゼロ
検出器、１０・・・・・・データセット回路、１５．１
６・・・・・・積分器。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名種や 区 ＜会

Claims (1)

【特許請求の範囲】
1. 入力信号が一定期間ゼロであることを検出するゼロ検出
   器と、入力データの量子化を行う二重積分型量子化器と
   、前記二重積分型量子化器の出力が連続してゼロである
   期間を判別するゼロ期間判別器と、前記ゼロ検出器と前
   記ゼロ期間判別器の出力に基づき、前記二重積分型量子
   化器の初期化を行う初期化手段と、前記ゼロ検出器と前
   記ゼロ期間判別器の出力に基づき前記入力信号の変更を
   行う変更手段とを有することを特徴とする二重積分型ノ
   イズシェーパ。