JPH02208703A - 複数演算周期を有するシーケンスコントローラのデータ転送方法 - Google Patents

複数演算周期を有するシーケンスコントローラのデータ転送方法

Info

Publication number
JPH02208703A
JPH02208703A JP3084089A JP3084089A JPH02208703A JP H02208703 A JPH02208703 A JP H02208703A JP 3084089 A JP3084089 A JP 3084089A JP 3084089 A JP3084089 A JP 3084089A JP H02208703 A JPH02208703 A JP H02208703A
Authority
JP
Japan
Prior art keywords
transfer
speed scan
program
data
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3084089A
Other languages
English (en)
Inventor
Sumihisa Honda
本田 純久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP3084089A priority Critical patent/JPH02208703A/ja
Publication of JPH02208703A publication Critical patent/JPH02208703A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、異なる演算周期を有するシーケンスコントロ
ーラにおいて、異なる演算周期間のデータ転送時の複数
データに同時性を持たせるものに関するものである。
[従来の技術] ひとつのシーケンスコントローラに、高速スキャンと低
速スキャンを備え、高速スキャンが低速スキャンへ割り
込むようにして、互い違いに処理させるものがある(例
えば、特開昭59−79311、特開昭6O−1591
1)。
第4図に、タイムチャートを示して説明する。
高速スキャン側は、JOB l〜JOB4のプログラム
を演算する。低速スキャン側は、JOB5〜JOBII
のプログラムを演算する。低速スキャン碗のプログラム
を演算中に高速スキャン側のプログラムがn回割り込む
ことにより、低速スキャン側の演算1回につき、高速ス
キャン側のブロダラムがn回演算される。
従来は、このような高速・低速等の二つ以上のスキャン
周期を有するシーケンスコントローラにおいて、高速ス
キャン演算を必要とする制御内容に関係するものを全て
高速スキャン側のプログラムで演算していた。
[発明が解決しようとするi!題] しかしながら、処理内容の増大に伴い、高速スキャン側
のプログラムを増すと、低速スキャン側プログラムの周
期時間が長くなり、シーケンスコントローラの周期制限
(ウォッチドッグタイマ)をオーバーし、一つのシーケ
ンスコントローラで演算が成立しなくなる。そこで、例
えば制御には高速処理を、制御に必要なデータ収集等は
低速処理というように分離可能な演算内容については演
算周期を分離して演算する方法は、当然考えられるが、
低速スキャン側のプログラムで作成したデータを高速ス
キャン側のプログラムで使用しようとすると、低速スキ
ャン側のプログラムの途中に(データの転送準備が完了
する前に)、高速スキャン側のプログラムが割り込むと
、複数データの同時性が失われてしま、うという問題を
生じる。
[課題を解決するための手段] 本発明は、上記問題点を解決するため、低速スキャン側
のプログラムにて作成したデータを低速スキャンの最後
に一括して転送用レジスタへ移し、高速スキャン側のプ
ログラムでは、高速スキャンの最初の部分で一括して転
送用レジスタから演算用レジスタへ移し、演算に使用す
る。その際、全データが転送されるまで高速スキャン側
のプログラムで転送用レジスタを使用しないようブロッ
クする。そのために低速スキャン側のプログラムでは、
転送用レジスタへ転送を開始するときに転送中フラグを
セットし、転送終了後に転送中フラグをリセットする。
高速スキャン側のプログラムでは転送中フラグがセット
されていれば演算用レジスタへ移すことをしない。
[作用] 上記手段により、低速スキャン例の転送準備が完了して
いないときに高速スキャン側から割り込みがあれば、高
速スキャン側のプログラムで使用するデータは1スキヤ
ン前の転送用レジスタのデータを使用するので、複数デ
ータの同時性が保たれる。
■実施例] 本発明の実施例を図示して説明する。
第1図は本発明のブロック図、第2図は本発明のフロー
チャート、第3図は本発明のタイムチャートである。
低速スキャン処理101(100番台は第1図、200
番台は第2図、300番台は、第3図の符号である。以
下同じ)は、低速スキャン処理時間301でデータ処理
(例えば、製鉄所での圧延ラインにおける必要データの
読み込み)し、高速スキャン処理102は、高速スキャ
ン処理時間302でデータ処理(例えば、圧延ラインで
のギャップ制御)する。
低速スキャン処理101は、jobaa 201、jo
bag 202で、処理結果を、低速処理用レジスタ1
03に移す。
次にjobai 203で、変更中ソラグ106をセッ
トし、jobaa 204、jobas 205で、低
速処理用レジスタ103の内容を転送用レジスタ105
へ転送する。
転送が完了ずれば、jobaa 206で、変更中フラ
グ106をリセットする。
高速スキャン処理102は、jobb+  207で、
変更中ソラグ106が“1”か否か判断し、否であれば
jobbt20Bで転送用レジスタlO5の内容を、高
速処理用レジスタ104へ書き込み、jobbs209
で、高速処理用レジスタ104の内容を取り込む。
変更中フラグ106が°“l ”であれば、jobb!
20Bは飛ばしてjobb*209を実行する。
このようにすれば、303.304.305.307、
の時点での8リリ込みでは、変更中フラグが°“0″な
ので、j o b b、が行われるが、306の時点で
の割り込みでは変更中フラグが“1′′なので、job
b、は行われないことになる。
したがって、低速スキャン処理がデータの転送中には、
高速スキャン処理は、転送前のデータを使用することに
なるので、高速処理と低速処理が、異なるデータにもと
づいて処理を行う危険が回避される。
[発明の効果] 以上述べたように、本発明によれば、低速スキャン処理
で作成したデータの同時性が保たれるために、今まで高
速スキャン処理側で行っていた内容を低速スキャン処理
側へ移すことが可能になる。
したがって、高速処理内容の増大にも対応でき、また高
速スキャン処理の負担を低速スキャン処理に移せば高速
スキャン処理の時間を短くする(より高速に処理する)
ことが可能となる。
【図面の簡単な説明】
第1図は本発明の概念ブロック図、第2図は本発明のフ
ローチャート、第3図は本発明のタイムチャート、第4
図は、従来例のタイムチャートである。 101・・・・・・低速スキャン処理 102・・・・・・高速スキャン処理 103・・・・・・低速処理用レジスタ104・・・・
・・高速処理用レジスタ105・・・・・・転送用レジ
スタ 106・・・・・・変更中フラグ 第1 回 (本発明のa念ブロック図) 第2図 (本発明のフローチャート) 車云送用レシスタ

Claims (2)

    【特許請求の範囲】
  1. (1)二つ以上の演算スキャン周期を有するシーケンス
    コントローラにおいて、低速スキャン側のプログラムに
    て作成した複数のデータを高速スキャン側のプログラム
    で使用する場合に、低速スキャン側のプログラムにて作
    成したデータを低速スキャン周期の最後で転送用レジス
    タへ移し、かつ高速スキャン側のプログラムにおいて、
    転送用レジスタから高速スキャン側のプログラムで使用
    する高速処理用レジスタへの書き込みは、全てのデータ
    の転送が完了するまでは行わないことを特徴とする複数
    演算周期を有するシーケンスコントローラのデータ転送
    方法。
  2. (2)前記転送用レジスタへの転送中は、変更中フラグ
    をセットすることを特徴とする請求項1記載の複数演算
    周期を有するシーケンスコントローラのデータ転送方法
JP3084089A 1989-02-08 1989-02-08 複数演算周期を有するシーケンスコントローラのデータ転送方法 Pending JPH02208703A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3084089A JPH02208703A (ja) 1989-02-08 1989-02-08 複数演算周期を有するシーケンスコントローラのデータ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3084089A JPH02208703A (ja) 1989-02-08 1989-02-08 複数演算周期を有するシーケンスコントローラのデータ転送方法

Publications (1)

Publication Number Publication Date
JPH02208703A true JPH02208703A (ja) 1990-08-20

Family

ID=12314896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3084089A Pending JPH02208703A (ja) 1989-02-08 1989-02-08 複数演算周期を有するシーケンスコントローラのデータ転送方法

Country Status (1)

Country Link
JP (1) JPH02208703A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090841A (ja) * 2006-09-29 2008-04-17 Fisher Rosemount Syst Inc プロセス制御システムにおける機能を実行するためのスケジュールを生成する方法および機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090841A (ja) * 2006-09-29 2008-04-17 Fisher Rosemount Syst Inc プロセス制御システムにおける機能を実行するためのスケジュールを生成する方法および機器

Similar Documents

Publication Publication Date Title
EP0340453A3 (en) Instruction handling sequence control system
JPH0760423B2 (ja) データ転送方式
JPH02208703A (ja) 複数演算周期を有するシーケンスコントローラのデータ転送方法
JPS62236006A (ja) Nc装置の処理方法
JPH03288906A (ja) Pcの命令実行方式
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JP3697039B2 (ja) 画像形成装置および画像処理設定方法
JPS62117003A (ja) マルチcpu構成プログラマブルコントロ−ラ
JPH0118456B2 (ja)
JP2692865B2 (ja) シーケンサの微分命令の処理方式
JPS61224063A (ja) デ−タ転送制御装置
JPH04256057A (ja) Io命令応答方式
JPS63707A (ja) 制御装置
JPS5839364A (ja) 図形情報処理装置
JPS63186357A (ja) Dma転送開始コマンド設定回路
JPH01230157A (ja) Dmaコントローラ
JPH03257629A (ja) 割込み復帰装置
JPH01154236A (ja) 時分割タスク実行装置
JPH01226250A (ja) データ通信方式
JPS6228807A (ja) デイジタル・サ−ボ制御装置
JPS59214906A (ja) 計装制御用ブログラマブル.コントロ−ラ
JPH01211269A (ja) コンピュータシステム
JPS61166631A (ja) マイクロプログラム制御処理方法
EP0398371A3 (de) Verfahren und Anordnung zur Steuerung von mikroprogrammierten Maschinenbefehlsabläufen in Datenverarbeitungsanlagen
JPH01193948A (ja) データ転送制御方式