JPH02203534A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH02203534A JPH02203534A JP2306089A JP2306089A JPH02203534A JP H02203534 A JPH02203534 A JP H02203534A JP 2306089 A JP2306089 A JP 2306089A JP 2306089 A JP2306089 A JP 2306089A JP H02203534 A JPH02203534 A JP H02203534A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- emitter
- oxide film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 32
- 125000005842 heteroatom Chemical group 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 44
- 229920005591 polysilicon Polymers 0.000 abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 229910052785 arsenic Inorganic materials 0.000 abstract description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract 2
- 230000000087 stabilizing effect Effects 0.000 abstract 2
- 238000000137 annealing Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical class [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
本発明は素子形成領域上の絶縁膜に形成された開口部上
に形成される半導体層からの不純物拡散によりエミッタ
領域等の不純物拡散領域が形成されるバイポーラトラン
ジスタの製造方法に関し、特にヘテロ材料層をエミッタ
に用いるタイプのバイポーラトランジスタの製造方法に
関する。
に形成される半導体層からの不純物拡散によりエミッタ
領域等の不純物拡散領域が形成されるバイポーラトラン
ジスタの製造方法に関し、特にヘテロ材料層をエミッタ
に用いるタイプのバイポーラトランジスタの製造方法に
関する。
本発明は、半導体基板を用いて素子形成領域にエミッタ
領域、ベース領域、コレクタ領域が形成され、その素子
形成領域上の絶縁膜に形成された開口部上に形成される
ポリシリコン層等の半導体層からの不純物拡散によりエ
ミッタ領域等が形成されるバイポーラトランジスタの製
造方法において、半導体層の下部にヘテロ材料層を形成
し、そのヘテロ材料層を介して不純物の拡散を行うこと
により、素子製造の再現性を向上させる方法である。
領域、ベース領域、コレクタ領域が形成され、その素子
形成領域上の絶縁膜に形成された開口部上に形成される
ポリシリコン層等の半導体層からの不純物拡散によりエ
ミッタ領域等が形成されるバイポーラトランジスタの製
造方法において、半導体層の下部にヘテロ材料層を形成
し、そのヘテロ材料層を介して不純物の拡散を行うこと
により、素子製造の再現性を向上させる方法である。
[従来の技術]
バイポーラトランジスタの高速化の手法として、エミッ
タにヘテロ材料層を用いる技術が注目されてきている(
「日経マイクロデバイス、 、 1989年2月号、5
4〜55頁参照、(日経BP社発行))。エミッタにヘ
テロ材料層を形成することにより、バイポーラトランジ
スタはhFEを高くでき、hlが高くなる分に応じてベ
ース濃度を高濃度にでき、そのベース抵抗Rhを下げて
素子の高速化を図ること等が可能となる。
タにヘテロ材料層を用いる技術が注目されてきている(
「日経マイクロデバイス、 、 1989年2月号、5
4〜55頁参照、(日経BP社発行))。エミッタにヘ
テロ材料層を形成することにより、バイポーラトランジ
スタはhFEを高くでき、hlが高くなる分に応じてベ
ース濃度を高濃度にでき、そのベース抵抗Rhを下げて
素子の高速化を図ること等が可能となる。
ところで、そのヘテロ材料層としては、5iC(シリコ
ンカーバイド)や微結晶S+(μc−3i:H)等の材
料が用いられ、これらのへテロ材料層は、CVD等の間
開により比較的簡単に取り扱うことが可能であり、現在
のバイポーラプロセスに組み合わせることも困難ではな
い。
ンカーバイド)や微結晶S+(μc−3i:H)等の材
料が用いられ、これらのへテロ材料層は、CVD等の間
開により比較的簡単に取り扱うことが可能であり、現在
のバイポーラプロセスに組み合わせることも困難ではな
い。
バイポーラトランジスタにおいては、そのベース領域や
エミッタ領域の拡散深さが素子特性を決定する上で重要
な要素となっている。最近のプロセスでは、単結晶シリ
コン上にポリシリコン層を形成し、そのポリシリコン層
からの拡散によりエミッタ領域やベース領域を形成する
技術が用いられており、ベース幅W、を1000Å以下
に制御することも進められている。
エミッタ領域の拡散深さが素子特性を決定する上で重要
な要素となっている。最近のプロセスでは、単結晶シリ
コン上にポリシリコン層を形成し、そのポリシリコン層
からの拡散によりエミッタ領域やベース領域を形成する
技術が用いられており、ベース幅W、を1000Å以下
に制御することも進められている。
しかしながら、上述のようなヘテロ材料層を工。
ミッタに形成する場合に、ヘテロ材料のCVDを行うと
同時にエミッタ等の不純物をヘテロ材料層に含有させる
方法では、ポリシリコン層からの拡散技術のような十分
な再現性を得ることが難しいものとなる。特に、ヘテロ
材料層はエミッタ直列抵抗を低減させるために、薄くす
ることが求められており、素子の再現性の面から、浅い
接合を得ることは困難となる。
同時にエミッタ等の不純物をヘテロ材料層に含有させる
方法では、ポリシリコン層からの拡散技術のような十分
な再現性を得ることが難しいものとなる。特に、ヘテロ
材料層はエミッタ直列抵抗を低減させるために、薄くす
ることが求められており、素子の再現性の面から、浅い
接合を得ることは困難となる。
そこで、本発明は上述の技術的な課題に鑑み、ヘテロ材
料層を形成しながら、プロセス上の再現性を向上させる
ようなバイポーラトランジスタの製造方法を提供するこ
とを目的とする。
料層を形成しながら、プロセス上の再現性を向上させる
ようなバイポーラトランジスタの製造方法を提供するこ
とを目的とする。
本発明にかかるバイポーラトランジスタは、第1導電型
の半導体基体に選択的に素子分離領域が形成され、上記
素子形成領域に囲まれた素子形成領域に第2導電型の不
純物拡散領域が形成され、その第2導電型の不純物拡r
P1.jI域内に第1導電型の不純物拡散領域が形成さ
れてなり、上記素子形成領域の表面を覆う絶縁膜に形成
された開口部に半導体層がその表面に臨んで形成され、
その半導体層からの不純物拡散によって少なくとも第1
導電型の不純物拡散領域が形成されるものである。
の半導体基体に選択的に素子分離領域が形成され、上記
素子形成領域に囲まれた素子形成領域に第2導電型の不
純物拡散領域が形成され、その第2導電型の不純物拡r
P1.jI域内に第1導電型の不純物拡散領域が形成さ
れてなり、上記素子形成領域の表面を覆う絶縁膜に形成
された開口部に半導体層がその表面に臨んで形成され、
その半導体層からの不純物拡散によって少なくとも第1
導電型の不純物拡散領域が形成されるものである。
その半導体層からの不純物拡散により形成されるのは、
第1導電型の不純物拡散領域のみならず第2導電型の不
純物拡散領域もまた形成されるようなものであっても良
い。
第1導電型の不純物拡散領域のみならず第2導電型の不
純物拡散領域もまた形成されるようなものであっても良
い。
そして、上述の目的を達成するために、本発明のバイポ
ーラトランジスタの製造方法は、上記半導体層と上記素
子形成領域の表面の間にヘテロ材料層を形成し、その半
導体層から該へテロ材料層を介して不純物拡散させるこ
と特徴とする。
ーラトランジスタの製造方法は、上記半導体層と上記素
子形成領域の表面の間にヘテロ材料層を形成し、その半
導体層から該へテロ材料層を介して不純物拡散させるこ
と特徴とする。
ヘテロ材料層を半導体層と素子形成領域の表面の間に形
成することで、不純物はへテロ材料層を通過して拡散さ
れ、不安定なヘテロ材料層からの直接の拡散でないため
に、現有の技術で十分に再現性良く接合を得ることがで
きる。そして、特に。
成することで、不純物はへテロ材料層を通過して拡散さ
れ、不安定なヘテロ材料層からの直接の拡散でないため
に、現有の技術で十分に再現性良く接合を得ることがで
きる。そして、特に。
ヘテロ材料層を薄く形成した時では、不純物拡散現象へ
のへテロ材料層の影響も小さくなり、エミッタ直列抵抗
の低減と同時に再現性の向上がなされることになる。
のへテロ材料層の影響も小さくなり、エミッタ直列抵抗
の低減と同時に再現性の向上がなされることになる。
本発明の好適な実施例を図面を参照しながら説明する。
第1の実施例
本実施例は、エミッタ領域の形成のための不純物拡散を
ポリシリコン層からヘテロ材料層であるSiC層を介し
て行う例である。以下、その製造工程に従って、第1図
a〜第1図iを参照しながら説明する。
ポリシリコン層からヘテロ材料層であるSiC層を介し
て行う例である。以下、その製造工程に従って、第1図
a〜第1図iを参照しながら説明する。
まず、第1図aに示すように、p型のシリコン基板1上
にn0型の埋め込みjW2が形成され、その上部にn型
のエピタキシャル層3が積層される。
にn0型の埋め込みjW2が形成され、その上部にn型
のエピタキシャル層3が積層される。
p型のシリコン基板lは(111)タイプであり、エピ
タキシャル層3も(111)となる。このn型のエピタ
キシャル層3には、選択酸化膜により素子分M9=M域
としてのフィールド酸化膜4が選択的に形成される。こ
のフィールド酸化膜4に平面上回まれて素子形成領域5
やコレクタ取り出し領域6が形成される。なお、図示を
省略するが、フィールド酸化膜4の下部にはチャンネル
ストッパー領域も形成される。
タキシャル層3も(111)となる。このn型のエピタ
キシャル層3には、選択酸化膜により素子分M9=M域
としてのフィールド酸化膜4が選択的に形成される。こ
のフィールド酸化膜4に平面上回まれて素子形成領域5
やコレクタ取り出し領域6が形成される。なお、図示を
省略するが、フィールド酸化膜4の下部にはチャンネル
ストッパー領域も形成される。
次に、第1図すに示すように、まず、全面にポリシリコ
ン層7が形成され、その表面に高濃度にB゛またはBF
、’がイオン注入される。続いて、ポリシリコン層7が
ベース取り出しのための所要のパターンにバターニング
される。この時少なくとも素子形成領域5上にはポリシ
リコン層7のパターンが存在する。次に、全面にCVD
法によりシリコン酸化膜8が被覆される。
ン層7が形成され、その表面に高濃度にB゛またはBF
、’がイオン注入される。続いて、ポリシリコン層7が
ベース取り出しのための所要のパターンにバターニング
される。この時少なくとも素子形成領域5上にはポリシ
リコン層7のパターンが存在する。次に、全面にCVD
法によりシリコン酸化膜8が被覆される。
次に、素子形成領域5の内側で活性領域となる領域が開
口される。この開口の形成方法については、まず、RI
Bにより活性領域となる範囲のシリコン酸化膜8とポリ
シリコンN7の一部が除去される。ここで除去されるポ
リシリコンN7の一部は、表面の高濃度に不純物が打ち
込まれた領域である。アニール後、今度はKOHを用い
た溶液エツチングを行う。このK OHを用いたエツチ
ングによって、活性領域を開口した開口部9が形成され
、素子形成領域5の表面が露出することになる。
口される。この開口の形成方法については、まず、RI
Bにより活性領域となる範囲のシリコン酸化膜8とポリ
シリコンN7の一部が除去される。ここで除去されるポ
リシリコンN7の一部は、表面の高濃度に不純物が打ち
込まれた領域である。アニール後、今度はKOHを用い
た溶液エツチングを行う。このK OHを用いたエツチ
ングによって、活性領域を開口した開口部9が形成され
、素子形成領域5の表面が露出することになる。
次に、第1図Cに示すように、素子形成領域5に形成さ
れた開口部9を利用して、真性ベース領域を形成するた
めのイオン注入を行う。この時開口部5内にはバッファ
絶縁膜等を設けても良い。
れた開口部9を利用して、真性ベース領域を形成するた
めのイオン注入を行う。この時開口部5内にはバッファ
絶縁膜等を設けても良い。
打ち込む不純物は、例えばボロンである。
次に、第1図dに示すように、全面にCVD法によりシ
リコン酸化膜10を形成する。このシリコン酸化膜10
は開口部9を覆う。シリコン酸化膜10の形成後、アニ
ールを行って、不純物領域の活性化を図る。すなわち、
ポリシリコン層7からは高濃度に不純物が拡散して、グ
ラフトベース領域11がエピタキシャル層3の表面に形
成され、さらに前工程で打ち込まれた不純物により真性
ベース領域12が形成されることになる。
リコン酸化膜10を形成する。このシリコン酸化膜10
は開口部9を覆う。シリコン酸化膜10の形成後、アニ
ールを行って、不純物領域の活性化を図る。すなわち、
ポリシリコン層7からは高濃度に不純物が拡散して、グ
ラフトベース領域11がエピタキシャル層3の表面に形
成され、さらに前工程で打ち込まれた不純物により真性
ベース領域12が形成されることになる。
次に、第1図eに示すように、全面のRIEによる異方
性エツチングが行われ、前記開口部9の端部にはシリコ
ン酸化膜10をエツチングしてサイドウオール13が形
成される。サイドウオール13.13の間の開口部では
、極めて狭い幅でエピタキシャル層3の表面が臨むこと
になる。
性エツチングが行われ、前記開口部9の端部にはシリコ
ン酸化膜10をエツチングしてサイドウオール13が形
成される。サイドウオール13.13の間の開口部では
、極めて狭い幅でエピタキシャル層3の表面が臨むこと
になる。
サイドウオール13の形成後、第1図fに示すように、
全面にヘテロ材料層であるSi0層14がCVD法によ
り形成される。このSi0層14の膜厚は、例えば数百
人程度の薄いものとされ、従って、エミッタ直列抵抗を
低減できる。このSi0層14の形成は、前記CVD法
の他、シリコン上に炭素を堆積させた後、エキシマレー
ザ−等のレーザーアニールを行っても良い。
全面にヘテロ材料層であるSi0層14がCVD法によ
り形成される。このSi0層14の膜厚は、例えば数百
人程度の薄いものとされ、従って、エミッタ直列抵抗を
低減できる。このSi0層14の形成は、前記CVD法
の他、シリコン上に炭素を堆積させた後、エキシマレー
ザ−等のレーザーアニールを行っても良い。
このSi0層14の形成後、第1図gに示すように、第
2層目のポリシリコンjW15が全面に形成される。こ
のポリシリコン層15はエミッタ領域を形成するための
不純物をドーピングさせるために形成される。このポリ
シリコン層15は、ドープトポリシリコンでも良く、ピ
ュアポリシリコ。
2層目のポリシリコンjW15が全面に形成される。こ
のポリシリコン層15はエミッタ領域を形成するための
不純物をドーピングさせるために形成される。このポリ
シリコン層15は、ドープトポリシリコンでも良く、ピ
ュアポリシリコ。
ンでも良い。そして、第2層目のポリシリコン層15の
形成後、そのポリシリコン層15に砒素をイオン注入す
る。
形成後、そのポリシリコン層15に砒素をイオン注入す
る。
次に、第1図りに示すように、全面にアニールキャブと
なるシリコン酸化膜16がCVD法により形成される。
なるシリコン酸化膜16がCVD法により形成される。
そして、シリコン酸化膜1Gの形成後、アニールされて
エミッタ拡散が行われる。
エミッタ拡散が行われる。
このエミッタ拡散は、第2層目のポリシリコン層15に
導入された砒素がへテロ材料層であるSi0層14を介
して拡散するものであり、サイドウオール13..13
の間の開口部からエビタキシャル層3の表面に拡散して
極めて浅い深さにエミッタ領域17が形成される。この
時、その不純物拡散は、ポリシリコン層15からの拡散
であり、再現性良く行われることになる。なお、砒素の
不純物拡散をヘテロ材料層であるSi0層14までのみ
に行うことも可能である。
導入された砒素がへテロ材料層であるSi0層14を介
して拡散するものであり、サイドウオール13..13
の間の開口部からエビタキシャル層3の表面に拡散して
極めて浅い深さにエミッタ領域17が形成される。この
時、その不純物拡散は、ポリシリコン層15からの拡散
であり、再現性良く行われることになる。なお、砒素の
不純物拡散をヘテロ材料層であるSi0層14までのみ
に行うことも可能である。
次に、第1図iに示すように、シリコン酸化膜16が除
去され、さらに所要のコンタクトホールが形成され、さ
らにアルミ配線層18E、18C等が形成されてバイポ
ーラトランジスタが完成することになる。
去され、さらに所要のコンタクトホールが形成され、さ
らにアルミ配線層18E、18C等が形成されてバイポ
ーラトランジスタが完成することになる。
このバイポーラトランジスタは、エミッタにヘテロ材料
層が形成されて高hFEとなることから、低ベース抵抗
化を図ることができ、高速動作が可能となる。そして、
上述の製造方法により、エミッタ領域17の不純物拡散
は、再現性良く行われることになり、特にSi0層14
を薄くしてエミッタ直列抵抗を低くした時に有効である
。
層が形成されて高hFEとなることから、低ベース抵抗
化を図ることができ、高速動作が可能となる。そして、
上述の製造方法により、エミッタ領域17の不純物拡散
は、再現性良く行われることになり、特にSi0層14
を薄くしてエミッタ直列抵抗を低くした時に有効である
。
第2の実施例
本実施例は、ベース領域とエミッタ領域の形成用の拡散
を半導体層であるポリシリコン層からヘテロ材料層を介
して二重に行う例である。以下、本実施例について第2
図a〜第2図jを参照しながら説明する。
を半導体層であるポリシリコン層からヘテロ材料層を介
して二重に行う例である。以下、本実施例について第2
図a〜第2図jを参照しながら説明する。
まず、第2図aに示すように、p型のシリコン基板21
上にn゛型の埋め込み層22が形成され、その上部にn
型のエピタキシャル11123が積層される。このn型
のエピタキシャル層23には、選。
上にn゛型の埋め込み層22が形成され、その上部にn
型のエピタキシャル11123が積層される。このn型
のエピタキシャル層23には、選。
沢酸化膜により素子分離領域としてのフィールド酸化膜
24が選択的に形成される。このフィールド酸化膜24
に平面上回まれて素子形成領域25やコレクタ取り出し
領域26が形成される。なお、その図示を省略するが、
フィールド酸化膜24の下部にはチャンネルストッパー
領域も形成される。
24が選択的に形成される。このフィールド酸化膜24
に平面上回まれて素子形成領域25やコレクタ取り出し
領域26が形成される。なお、その図示を省略するが、
フィールド酸化膜24の下部にはチャンネルストッパー
領域も形成される。
次に、第2図すに示すように、まず、全面にポリシリコ
ン層27が形成され、そのポリシリコン層27に高濃度
に81またはBF!’がイオン注入される。続いて、ポ
リシリコン層27がベース取り出しのための所要のパタ
ーンにパターニングされる。この持歩なくとも素子形成
領域25上にはポリシリコン層27のパターンが存在す
る。次に、全面にCVD法によりシリコン酸化膜28が
被覆される。シリコン酸化膜28の形成後、素子形成領
域25の内側で活性領域となる領域に開口部29が形成
される。この開口部29の形成はRIE法によって行う
ことができる。なお、ポリシリコン層27に不純物濃度
の濃度差を設けて、第1の実施例のように、KOHを利
用することも可能である。
ン層27が形成され、そのポリシリコン層27に高濃度
に81またはBF!’がイオン注入される。続いて、ポ
リシリコン層27がベース取り出しのための所要のパタ
ーンにパターニングされる。この持歩なくとも素子形成
領域25上にはポリシリコン層27のパターンが存在す
る。次に、全面にCVD法によりシリコン酸化膜28が
被覆される。シリコン酸化膜28の形成後、素子形成領
域25の内側で活性領域となる領域に開口部29が形成
される。この開口部29の形成はRIE法によって行う
ことができる。なお、ポリシリコン層27に不純物濃度
の濃度差を設けて、第1の実施例のように、KOHを利
用することも可能である。
次に、第2図Cに示すように、素子形成領域25に形成
された開口部29の底部にバッファ酸化膜41を形成し
、開口部29以外のシリコン酸化膜28やポリシリコン
層27をマスクとして、イオン注入を行う。このイオン
注入は、リンクベース領域を形成するためのポロン等の
不純物のイオン注入と、ベース領域の拡がり等を抑制す
るためにn型の不純物領域を形成するためのリンの高エ
ネルギーイオン注入とからなる。
された開口部29の底部にバッファ酸化膜41を形成し
、開口部29以外のシリコン酸化膜28やポリシリコン
層27をマスクとして、イオン注入を行う。このイオン
注入は、リンクベース領域を形成するためのポロン等の
不純物のイオン注入と、ベース領域の拡がり等を抑制す
るためにn型の不純物領域を形成するためのリンの高エ
ネルギーイオン注入とからなる。
次に、第2図dに示すように、全面にCVD法によりシ
リコン酸化膜30を形成する。このシリコン酸化膜30
は開口部29を覆う。シリコン酸化膜30の形成後、ア
ニールを行って、不純物領域の活性化を図る。すなわち
、・ポリシリコンN27からは高濃度に不純物が拡散し
て、グラフトベース領域31がエピタキシャル層23の
表面に形成され、そのグラフトベース領域31に接続す
るようにボロン等の打ち込まれた領域の活性化によって
リンクベース領域32が形成され、さらに前工程で打ち
込まれたリンによって、n型の不純物領域42がそのリ
ンクベース領域32の底部に形成される。
リコン酸化膜30を形成する。このシリコン酸化膜30
は開口部29を覆う。シリコン酸化膜30の形成後、ア
ニールを行って、不純物領域の活性化を図る。すなわち
、・ポリシリコンN27からは高濃度に不純物が拡散し
て、グラフトベース領域31がエピタキシャル層23の
表面に形成され、そのグラフトベース領域31に接続す
るようにボロン等の打ち込まれた領域の活性化によって
リンクベース領域32が形成され、さらに前工程で打ち
込まれたリンによって、n型の不純物領域42がそのリ
ンクベース領域32の底部に形成される。
次に、第2図eに示すように、全面のRIEによる異方
性エツチングが行われ、前記開口部29の端部にはシリ
コン酸化11130をエツチングしてサイドウオール3
3が形成される。そのサイドウオール33.33の間の
開口部では、極めて狭い幅でエピタキシャル層23の表
面が臨むことになり、ここからエミッタ、ベースの二重
拡散が行われる。
性エツチングが行われ、前記開口部29の端部にはシリ
コン酸化11130をエツチングしてサイドウオール3
3が形成される。そのサイドウオール33.33の間の
開口部では、極めて狭い幅でエピタキシャル層23の表
面が臨むことになり、ここからエミッタ、ベースの二重
拡散が行われる。
サイドウオール33の形成後、第2図fに示すように、
全面にヘテロ材料層である310層34がCVD法によ
り形成される。この310層34の膜厚は、例えば数百
人程度の薄いものとされ、従って、エミッタ直列抵抗を
低減できる。この310層34の形成は、CVD法の他
、シリコン上に炭素を堆積させた後、エキシマレーザ−
等のレーザーアニールを行っても良い。
全面にヘテロ材料層である310層34がCVD法によ
り形成される。この310層34の膜厚は、例えば数百
人程度の薄いものとされ、従って、エミッタ直列抵抗を
低減できる。この310層34の形成は、CVD法の他
、シリコン上に炭素を堆積させた後、エキシマレーザ−
等のレーザーアニールを行っても良い。
この310層34の形成後、第2図gに示すように、第
2層目のポリシリコンN35が全面に形成される。この
ポリシリコン層35はエミッタ領域を形成するための不
純物をドーピングさせるために形成される。このポリシ
リコン層35は、ドープトポリシリコンでも良く、ピュ
アポリシリコンでも良い。そして、第2層目のポリシリ
コン層35の形成後、そのポリシリコン層35にボロン
をイオン注入する。
2層目のポリシリコンN35が全面に形成される。この
ポリシリコン層35はエミッタ領域を形成するための不
純物をドーピングさせるために形成される。このポリシ
リコン層35は、ドープトポリシリコンでも良く、ピュ
アポリシリコンでも良い。そして、第2層目のポリシリ
コン層35の形成後、そのポリシリコン層35にボロン
をイオン注入する。
次に、第2図りに示すように、全面にアニールキャブと
なるシリコン酸化膜36がCVD法により形成される。
なるシリコン酸化膜36がCVD法により形成される。
そして、シリコン酸化膜36の形成後、アニールされて
ベース拡散が行われる。この拡散は、ボロンが打ち込ま
れたポリシリコン層35からの拡散であり、そのボロン
は5iC4134を介してサイドウオール33.33の
間の開口部からエピタキシャル層23の表面に至り、そ
こで真性ベース領域43を形成する。この拡散は、31
0層34を介して行われるが、ポリシリコン1135か
らの拡散であり、その再現性は良い。この真性ベース領
域43はリンクベース領域32を介してグラフトベース
領域31に接続することになる。
ベース拡散が行われる。この拡散は、ボロンが打ち込ま
れたポリシリコン層35からの拡散であり、そのボロン
は5iC4134を介してサイドウオール33.33の
間の開口部からエピタキシャル層23の表面に至り、そ
こで真性ベース領域43を形成する。この拡散は、31
0層34を介して行われるが、ポリシリコン1135か
らの拡散であり、その再現性は良い。この真性ベース領
域43はリンクベース領域32を介してグラフトベース
領域31に接続することになる。
次に、第2図jに示すように、シリコン酸化膜36が除
去され、再びポリシリコン層35が露出する。その露出
後、今度はエミッタ領域形成用の砒素をイオン注入によ
り第2N目のポリシリコン層35に高濃度に打ち込む。
去され、再びポリシリコン層35が露出する。その露出
後、今度はエミッタ領域形成用の砒素をイオン注入によ
り第2N目のポリシリコン層35に高濃度に打ち込む。
この砒素のイオン注入後、再びシリコン酸化膜が形成さ
れ、アニールされてエミッタ拡散が行われる。このエミ
ッタ拡散は、第2層目のポリシリコン層35に導入され
た砒素が310層34を介して拡散するものであり、真
性ベース領域43の内側に極めて浅い深さにエミッタ?
M域37がセルファラインで且つ再現性良く形成される
。なお、砒素のエミッタ拡散を310層34までのみに
行うことも可能である。
れ、アニールされてエミッタ拡散が行われる。このエミ
ッタ拡散は、第2層目のポリシリコン層35に導入され
た砒素が310層34を介して拡散するものであり、真
性ベース領域43の内側に極めて浅い深さにエミッタ?
M域37がセルファラインで且つ再現性良く形成される
。なお、砒素のエミッタ拡散を310層34までのみに
行うことも可能である。
次に、第2図jに示すように、シリコン酸化膜が除去さ
れ、さらに所要のコンタクトホールが形成され、さらに
アルミ配線FI3BB、38C等が形成されてバイポー
ラトランジスタが完成することになる。
れ、さらに所要のコンタクトホールが形成され、さらに
アルミ配線FI3BB、38C等が形成されてバイポー
ラトランジスタが完成することになる。
このような第2の実施例においても、第1の実施例と同
様に、製造されるバイポーラトランジスタは、エミッタ
にヘテロ材料層が形成されることから高h□とされ、低
ベース抵抗化によって高速動作が可能となる。そして、
上述の製造方法により、エミッタ領域37及び真性ベー
ス領域43の不純物拡散は、それぞれ再現性良く行われ
ることになり、特に310層34を薄くしてエミッタ直
列抵抗を低くした時に有効である。
様に、製造されるバイポーラトランジスタは、エミッタ
にヘテロ材料層が形成されることから高h□とされ、低
ベース抵抗化によって高速動作が可能となる。そして、
上述の製造方法により、エミッタ領域37及び真性ベー
ス領域43の不純物拡散は、それぞれ再現性良く行われ
ることになり、特に310層34を薄くしてエミッタ直
列抵抗を低くした時に有効である。
本発明のバイポーラトランジスタの製造方法は、ヘテロ
材料層が半導体層と素子形成領域の表面の間に形成され
、不純物領域の形成が、その半導体層からヘテロ材料層
を介して行われるために、再現性が向上し、素子の特性
が安定することになる。
材料層が半導体層と素子形成領域の表面の間に形成され
、不純物領域の形成が、その半導体層からヘテロ材料層
を介して行われるために、再現性が向上し、素子の特性
が安定することになる。
また特に、本発明は拡散源としての半導体層かへテロ材
料層上に存在するため、エミッタ直列抵抗を下げるため
にヘテロ材料層を薄<シた時に有効となる。
料層上に存在するため、エミッタ直列抵抗を下げるため
にヘテロ材料層を薄<シた時に有効となる。
第1図a〜第1図iは本発明のバイポーラトランジスタ
の製造方法の一例を説明するためのそれぞれ工程断面図
、第2図a〜第2図jは本発明のバイポーラトランジス
タの製造方法の他の一例を説明するためのそれぞれ工程
断面図である。 1.21・・・シリコン基板 3.23・・・エピタキシャル層 4,24・・・フィールド酸化膜 5.25・・・素子形成領域 7.27・・・ポリシリコン層 9.29・・・開口部 11.31・・・グラフトベース領域 12.43・・・真性ベース領域 13.33・・・サイドウオール 14.34・・・SiC層 1535・・・ポリシリコン層 17.37・・・エミッタ領域 32・・・リンクベース領域 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃(他2名) 第1 図d 第1図e 第1 図f 第1図a 第1図す 第1 @1図9 第1 図り 第1図i 第2図 a 第2図 す 第2図C 第2図9 第2図i 」 第2図d 第2図e 第2図f 第2図j
の製造方法の一例を説明するためのそれぞれ工程断面図
、第2図a〜第2図jは本発明のバイポーラトランジス
タの製造方法の他の一例を説明するためのそれぞれ工程
断面図である。 1.21・・・シリコン基板 3.23・・・エピタキシャル層 4,24・・・フィールド酸化膜 5.25・・・素子形成領域 7.27・・・ポリシリコン層 9.29・・・開口部 11.31・・・グラフトベース領域 12.43・・・真性ベース領域 13.33・・・サイドウオール 14.34・・・SiC層 1535・・・ポリシリコン層 17.37・・・エミッタ領域 32・・・リンクベース領域 特許出願人 ソニー株式会社 代理人弁理士 小泡 晃(他2名) 第1 図d 第1図e 第1 図f 第1図a 第1図す 第1 @1図9 第1 図り 第1図i 第2図 a 第2図 す 第2図C 第2図9 第2図i 」 第2図d 第2図e 第2図f 第2図j
Claims (1)
- 【特許請求の範囲】 第1導電型の半導体基体に選択的に素子分離領域が形成
され、上記素子分離領域に囲まれた素子形成領域に第2
導電型の不純物拡散領域が形成され、その第2導電型の
不純物拡散領域内に第1導電型の不純物拡散領域が形成
されてなり、上記素子形成領域の表面を覆う絶縁膜に形
成された開口部に半導体層がその表面に形成され、その
半導体層からの不純物拡散によって少なくとも第1導電
型の不純物拡散領域が形成されるバイポーラトランジス
タの製造方法において、 上記半導体層と上記素子形成領域の表面の間にヘテロ材
料層を形成し、その半導体層から該ヘテロ材料層を介し
て不純物拡散させること特徴とするバイポーラトランジ
スタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2306089A JPH02203534A (ja) | 1989-02-01 | 1989-02-01 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2306089A JPH02203534A (ja) | 1989-02-01 | 1989-02-01 | バイポーラトランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02203534A true JPH02203534A (ja) | 1990-08-13 |
Family
ID=12099885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2306089A Pending JPH02203534A (ja) | 1989-02-01 | 1989-02-01 | バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02203534A (ja) |
-
1989
- 1989-02-01 JP JP2306089A patent/JPH02203534A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4960726A (en) | BiCMOS process | |
US5340753A (en) | Method for fabricating self-aligned epitaxial base transistor | |
KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
US5298786A (en) | SOI lateral bipolar transistor with edge-strapped base contact and method of fabricating same | |
JPH09504411A (ja) | セルフアラインcmosプロセス | |
JPH0658912B2 (ja) | バイポーラトランジスタの製造方法 | |
JPH05206151A (ja) | 半導体装置 | |
JPH04112541A (ja) | 半導体装置の製法 | |
US5986323A (en) | High-frequency bipolar transistor structure | |
JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
JPH02203534A (ja) | バイポーラトランジスタの製造方法 | |
JP2890509B2 (ja) | 半導体装置の製造方法 | |
JP2819724B2 (ja) | 半導体装置 | |
JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2615707B2 (ja) | 半導体装置の製造方法 | |
JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2770762B2 (ja) | 半導体装置の製造方法 | |
JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
JPH0350739A (ja) | 半導体装置の製造方法 |