JP2819724B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2819724B2 JP2819724B2 JP1982890A JP1982890A JP2819724B2 JP 2819724 B2 JP2819724 B2 JP 2819724B2 JP 1982890 A JP1982890 A JP 1982890A JP 1982890 A JP1982890 A JP 1982890A JP 2819724 B2 JP2819724 B2 JP 2819724B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode layer
- opening
- extraction electrode
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は自己整合型バイポーラトランジスタのベース
引き出し電極部等の引き出し電極部の構造を改善した半
導体装置に関する。
引き出し電極部等の引き出し電極部の構造を改善した半
導体装置に関する。
［従来の技術］ 第５図は従来の自己整合型バイポーラトランジスタを
示す断面図である。
示す断面図である。
半導体基板のｎ型エピタキシャル層31の表面の所定領
域にはｐ型真性ベース領域40が形成されており、この真
性ベース領域40の表面にはｎ型エミッタ領域43が選択的
に形成されている。また、真性ベース領域40は、この真
性ベース領域40に比して不純物濃度が高いｐ型グラフト
ベース38により囲まれている。この場合に、エピタキシ
ャル層31はコレクタ領域として作用する。
域にはｐ型真性ベース領域40が形成されており、この真
性ベース領域40の表面にはｎ型エミッタ領域43が選択的
に形成されている。また、真性ベース領域40は、この真
性ベース領域40に比して不純物濃度が高いｐ型グラフト
ベース38により囲まれている。この場合に、エピタキシ
ャル層31はコレクタ領域として作用する。
グラフトベース38上には多結晶シリコンからなる接続
部37bが形成されている。また、エピタキシャル層31上
には酸化シリコン膜32が形成されており、この酸化シリ
コン膜32上には多結晶シリコンからなるベース引き出し
電極層33が選択的に形成されている。このベース引き出
し電極層38は、接続部37bを介してグラフトベース38と
電気的に接続されている。そして、このベース引き出し
電極層33は窒化シリコン膜34により被覆されている。
部37bが形成されている。また、エピタキシャル層31上
には酸化シリコン膜32が形成されており、この酸化シリ
コン膜32上には多結晶シリコンからなるベース引き出し
電極層33が選択的に形成されている。このベース引き出
し電極層38は、接続部37bを介してグラフトベース38と
電気的に接続されている。そして、このベース引き出し
電極層33は窒化シリコン膜34により被覆されている。
エミッタ領域43とグラフトベース38との間の真性ベー
ス領域40の表面及び接続部37bの側面には酸化シリコン
膜39bが形成されており、この酸化シリコン膜39b上には
窒化シリコン膜41bが形成されている。この窒化シリコ
ン膜41bにより囲まれた基板上の領域はエミッタ開口部4
6となっている。
ス領域40の表面及び接続部37bの側面には酸化シリコン
膜39bが形成されており、この酸化シリコン膜39b上には
窒化シリコン膜41bが形成されている。この窒化シリコ
ン膜41bにより囲まれた基板上の領域はエミッタ開口部4
6となっている。
窒化シリコン膜34上には所定のパターンで多結晶シリ
コン膜42が形成されている。この多結晶シリコン膜42は
開口部46内に延出しており、エミッタ領域43と電気的に
接続されている。
コン膜42が形成されている。この多結晶シリコン膜42は
開口部46内に延出しており、エミッタ領域43と電気的に
接続されている。
なお、ベース引き出し電極層33にはｐ型不純物が高濃
度で導入されており、グラフトベース38はこのベース引
き出し電極層33から接続部37bを介してエピタキシャル
層31の表面に不純物を拡散させることにより形成され
る。
度で導入されており、グラフトベース38はこのベース引
き出し電極層33から接続部37bを介してエピタキシャル
層31の表面に不純物を拡散させることにより形成され
る。
［発明が解決しようとする課題］ しかしながら、上述した従来の半導体装置において
は、ベース引き出し電極層33が多結晶シリコンにより形
成されているため、その抵抗値が高いという欠点があ
る。ベース引き出し電極層33の抵抗値を低減するために
はベース引き出し電極層33の層厚を厚くすることが考え
られるが、そうするとエミッタ開口部46のアスペクト比
が大きくなるため、エミッタ領域43と接続する多結晶シ
リコン膜42に断線が発生しやすくなるという新たな問題
点が発生する。
は、ベース引き出し電極層33が多結晶シリコンにより形
成されているため、その抵抗値が高いという欠点があ
る。ベース引き出し電極層33の抵抗値を低減するために
はベース引き出し電極層33の層厚を厚くすることが考え
られるが、そうするとエミッタ開口部46のアスペクト比
が大きくなるため、エミッタ領域43と接続する多結晶シ
リコン膜42に断線が発生しやすくなるという新たな問題
点が発生する。
本発明はかかる問題点に鑑みてなされたものであっ
て、基板表面に形成された拡散領域と電気的に接続され
た引き出し電極層の抵抗値が低く、開口部のアスペック
ト比を低減できる半導体装置を提供することを目的とす
る。
て、基板表面に形成された拡散領域と電気的に接続され
た引き出し電極層の抵抗値が低く、開口部のアスペック
ト比を低減できる半導体装置を提供することを目的とす
る。
［課題を解決するための手段］ 本発明に係る半導体装置は、第１導電型半導体基板上
に形成された第１の絶縁膜と、金属膜及び第２導電型不
純物を含有するガラス膜の積層体により構成され前記第
１の絶縁膜上に形成された引き出し電極層と、この引き
出し電極層上に形成された第２の絶縁膜と、この第２の
絶縁膜に設けられた第１の開口部と、前記金属膜及びガ
ラス膜の少なくとも一方に形成され前記第１の開口部よ
りも大きい第２の開口部と、この第２の開口部の側部に
前記引き出し電極層の金属膜及び前記半導体基板の双方
に接触して形成された多結晶シリコンからなる接続部
と、この接続部の直下の前記基板表面に形成された第２
導電型拡散領域とを有することを特徴とする。
に形成された第１の絶縁膜と、金属膜及び第２導電型不
純物を含有するガラス膜の積層体により構成され前記第
１の絶縁膜上に形成された引き出し電極層と、この引き
出し電極層上に形成された第２の絶縁膜と、この第２の
絶縁膜に設けられた第１の開口部と、前記金属膜及びガ
ラス膜の少なくとも一方に形成され前記第１の開口部よ
りも大きい第２の開口部と、この第２の開口部の側部に
前記引き出し電極層の金属膜及び前記半導体基板の双方
に接触して形成された多結晶シリコンからなる接続部
と、この接続部の直下の前記基板表面に形成された第２
導電型拡散領域とを有することを特徴とする。
［作用］ 本発明においては、引き出し電極層が金属膜と不純物
が導入されたガラス膜との積層体により構成されてい
る。そして、半導体基板の表面に形成された拡散領域
は、多結晶シリコンからなる接続部を介して、前記金属
膜と電気的に接続されている。タングステン等の高融点
金属は、従来引き出し電極層用材料として使用されてい
る多結晶シリコン等に比して抵抗値が極めて低い。この
ため、タングステン等の金属膜で引き出し電極層を構成
すると、引き出し電極層の抵抗値が従来に比して著しく
低減する。また、引き出し電極層の厚さを従来よりも薄
くしても引き出し電極層の抵抗値を従来に比して低減す
ることができる。これにより、開口部のアスペクト比が
低減される。
が導入されたガラス膜との積層体により構成されてい
る。そして、半導体基板の表面に形成された拡散領域
は、多結晶シリコンからなる接続部を介して、前記金属
膜と電気的に接続されている。タングステン等の高融点
金属は、従来引き出し電極層用材料として使用されてい
る多結晶シリコン等に比して抵抗値が極めて低い。この
ため、タングステン等の金属膜で引き出し電極層を構成
すると、引き出し電極層の抵抗値が従来に比して著しく
低減する。また、引き出し電極層の厚さを従来よりも薄
くしても引き出し電極層の抵抗値を従来に比して低減す
ることができる。これにより、開口部のアスペクト比が
低減される。
更に、従来は不純物が導入された多結晶シリコンから
なる引き出し電極層から接続部を介して半導体基板表面
に不純物を拡散させることにより前記拡散領域を形成し
ていた。これに対し、本発明においては引き出し電極層
に不純物が導入されたガラス膜が設けられているため、
このガラス膜から前記接続部を介して半導体基板表面に
不純物を導入して前記拡散領域を形成することができ
る。
なる引き出し電極層から接続部を介して半導体基板表面
に不純物を拡散させることにより前記拡散領域を形成し
ていた。これに対し、本発明においては引き出し電極層
に不純物が導入されたガラス膜が設けられているため、
このガラス膜から前記接続部を介して半導体基板表面に
不純物を導入して前記拡散領域を形成することができ
る。
［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。
説明する。
第１図は本発明の第１の実施例を示す断面図である。
半導体基板のエピタキシャル層１の表面には、従来の
自己整合型バイポーラトランジスタと同様に、真性ベー
ス領域10、エミッタ領域13及びグラフトベース８が形成
されている。
自己整合型バイポーラトランジスタと同様に、真性ベー
ス領域10、エミッタ領域13及びグラフトベース８が形成
されている。
エピタキシャル層１上には酸化シリコン膜２、ボロン
シリカガラス膜３、タングステン膜４及び窒化シリコン
膜５等が形成されている。
シリカガラス膜３、タングステン膜４及び窒化シリコン
膜５等が形成されている。
グラフトベース８上には多結晶シリコンからなる接続
部7bがボロンシリカガラス３及びタングステン膜４と接
触するようにして形成されている。この接続部7bの側面
及びエミッタ領域13とグラフトベース領域８との間の真
性ベース領域10の表面には酸化シリコン膜9bが形成され
ている。そして、この酸化シリコン膜9b上には窒化シリ
コン膜11bが形成されている。この窒化シリコン膜11bに
囲まれた領域がエミッタ開口部16となっている。
部7bがボロンシリカガラス３及びタングステン膜４と接
触するようにして形成されている。この接続部7bの側面
及びエミッタ領域13とグラフトベース領域８との間の真
性ベース領域10の表面には酸化シリコン膜9bが形成され
ている。そして、この酸化シリコン膜9b上には窒化シリ
コン膜11bが形成されている。この窒化シリコン膜11bに
囲まれた領域がエミッタ開口部16となっている。
窒化シリコン膜５上には多結晶シリコン膜12が形成さ
れている。この多結晶シリコン膜12は開口部16の内側に
延出しており、エミッタ領域13と接触している。
れている。この多結晶シリコン膜12は開口部16の内側に
延出しており、エミッタ領域13と接触している。
本実施例においては、自己整合型バイポーラトランジ
スタのグラフトベース８と電気的に接続されたベース引
き出し電極層が、ボロンシリカガラス膜３とタングステ
ン膜４との積層体により構成されている。このタングス
テン膜４のために、ベース引き出し電極層の抵抗値が従
来に比して低減される。
スタのグラフトベース８と電気的に接続されたベース引
き出し電極層が、ボロンシリカガラス膜３とタングステ
ン膜４との積層体により構成されている。このタングス
テン膜４のために、ベース引き出し電極層の抵抗値が従
来に比して低減される。
第２図（ａ）乃至（ｉ）は本実施例に係る半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
先ず、第２図（ａ）に示すように、半導体基板のエピ
タキシャル層１上に酸化シリコン膜２、ボロンシリカガ
ラス膜３、タングステン膜４及び窒化シリコン膜５を例
えば夫々約3000Å、約1000Å、約1000Å及び約5000Åの
厚さで形成する。
タキシャル層１上に酸化シリコン膜２、ボロンシリカガ
ラス膜３、タングステン膜４及び窒化シリコン膜５を例
えば夫々約3000Å、約1000Å、約1000Å及び約5000Åの
厚さで形成する。
次に、第２図（ｂ）に示すように、フォトリソグラフ
ィ技術を使用して、窒化シリコン膜５及びタングステン
膜４を選択的に開口し、直径が例えば２μｍの開口部６
を設ける。
ィ技術を使用して、窒化シリコン膜５及びタングステン
膜４を選択的に開口し、直径が例えば２μｍの開口部６
を設ける。
次に、第２図（ｃ）に示すように、タングステン膜４
及び窒化シリコン膜５をマスクとして、バファードフッ
酸等により、ボロンシリカガラス膜３及び窒化シリコン
膜２に選択的にエッチングを施す。この場合、ボロンシ
リカガラス膜３及び酸化シリコン膜２が夫々約5000Åサ
イドエッチングされるようにエッチング条件を設定す
る。
及び窒化シリコン膜５をマスクとして、バファードフッ
酸等により、ボロンシリカガラス膜３及び窒化シリコン
膜２に選択的にエッチングを施す。この場合、ボロンシ
リカガラス膜３及び酸化シリコン膜２が夫々約5000Åサ
イドエッチングされるようにエッチング条件を設定す
る。
次に、第２図（ｄ）に示すように、不純物が添加され
ていない多結晶シリコン膜７をエピタキシャル層１の全
面に形成する。このとき、平坦部における多結晶シリコ
ン膜７の膜厚を約2000Åにする。その後、900℃の温度
で10分間熱処理を行なう。これにより、ボロンシリカガ
ラス膜３内のボロン原子は多結晶シリコン膜７を介して
エピタキシャル層１内に拡散し、ｐ型グラフトベース８
が選択的に形成される。
ていない多結晶シリコン膜７をエピタキシャル層１の全
面に形成する。このとき、平坦部における多結晶シリコ
ン膜７の膜厚を約2000Åにする。その後、900℃の温度
で10分間熱処理を行なう。これにより、ボロンシリカガ
ラス膜３内のボロン原子は多結晶シリコン膜７を介して
エピタキシャル層１内に拡散し、ｐ型グラフトベース８
が選択的に形成される。
次に、第２図（ｅ）に示すように、例えばKOH、ヒド
ラジン又はエチレンジアミン等のアルカリ性エッチング
液により、多結晶シリコン膜７をエッチング除去する。
この場合に、前記アルカリ性エッチング液により、ｐ型
不純物（ボロン原子）が拡散していない多結晶シリコン
膜７が選択的に除去され、ボロン原子が拡散導入された
領域の多結晶シリコン膜７は殆ど除去されることなく残
存する。この多結晶シリコン膜７の残存した部分が接続
部7bとなる。
ラジン又はエチレンジアミン等のアルカリ性エッチング
液により、多結晶シリコン膜７をエッチング除去する。
この場合に、前記アルカリ性エッチング液により、ｐ型
不純物（ボロン原子）が拡散していない多結晶シリコン
膜７が選択的に除去され、ボロン原子が拡散導入された
領域の多結晶シリコン膜７は殆ど除去されることなく残
存する。この多結晶シリコン膜７の残存した部分が接続
部7bとなる。
次に、第２図（ｆ）に示すように、接続部7bの側面及
び露出しエピタキシャル層１の表面に酸化シリコン膜９
を約500Åの厚さで形成する。その後、イオン注入法に
より、この酸化シリコン膜９を介してエピタキシャル層
１にボロン原子を導入して、真性ベース領域10を形成す
る。
び露出しエピタキシャル層１の表面に酸化シリコン膜９
を約500Åの厚さで形成する。その後、イオン注入法に
より、この酸化シリコン膜９を介してエピタキシャル層
１にボロン原子を導入して、真性ベース領域10を形成す
る。
次に、第２図（ｇ）に示すように、全面に窒化シリコ
ン膜11を形成する。
ン膜11を形成する。
次に、第２図（ｈ）に示すように、この窒化シリコン
膜11及び酸化シリコン膜９に異方性エッチングを施すこ
とにより、基板表面の真性ベース領域10上及び窒化シリ
コン膜５上の窒化シリコン膜11を選択的に除去し、各層
の開口部６の側壁にのみ窒化シリコン膜11bを残存させ
ると共に、この窒化シリコン膜11bに被覆された部分の
酸化シリコン膜9bのみを残して他の領域の酸化シリコン
膜９を除去する。この側壁窒化シリコン膜11bに囲まれ
て、エミッタ開口部16が形成され、このエミッタ開口部
16内でエピタキシャル層１の表面が露出される。
膜11及び酸化シリコン膜９に異方性エッチングを施すこ
とにより、基板表面の真性ベース領域10上及び窒化シリ
コン膜５上の窒化シリコン膜11を選択的に除去し、各層
の開口部６の側壁にのみ窒化シリコン膜11bを残存させ
ると共に、この窒化シリコン膜11bに被覆された部分の
酸化シリコン膜9bのみを残して他の領域の酸化シリコン
膜９を除去する。この側壁窒化シリコン膜11bに囲まれ
て、エミッタ開口部16が形成され、このエミッタ開口部
16内でエピタキシャル層１の表面が露出される。
次いで、第２図（ｉ）に示すように、全面に多結晶シ
リコン膜12を形成する。この多結晶シリコン膜12の厚さ
は、平坦部で2000Åである。そして、この多結晶シリコ
ン膜12にイオン注入法によりヒ素原子を導入した後、90
0℃の温度で10分間熱処理を施すことによりヒ素を真性
ベース領域10の表面に拡散させて、エミッタ領域13を形
成する。
リコン膜12を形成する。この多結晶シリコン膜12の厚さ
は、平坦部で2000Åである。そして、この多結晶シリコ
ン膜12にイオン注入法によりヒ素原子を導入した後、90
0℃の温度で10分間熱処理を施すことによりヒ素を真性
ベース領域10の表面に拡散させて、エミッタ領域13を形
成する。
このようにして、本実施例に係る半導体装置を製造す
ることができる。上述の製造方法においては、高融点金
属であるタングステン膜４をベース引き出し電極に使用
するため、ベース引き出し電極の抵抗値を従来に比して
低減できる。このため、ボロンシリカガラス膜３及びタ
ングステン膜４の積層体により構成されたベース引き出
し電極層の厚さを薄くして開口部16のアスペクト比を低
減することができる。
ることができる。上述の製造方法においては、高融点金
属であるタングステン膜４をベース引き出し電極に使用
するため、ベース引き出し電極の抵抗値を従来に比して
低減できる。このため、ボロンシリカガラス膜３及びタ
ングステン膜４の積層体により構成されたベース引き出
し電極層の厚さを薄くして開口部16のアスペクト比を低
減することができる。
第３図は本発明の第２の実施例に係る半導体装置を示
す断面図である。
す断面図である。
本実施例が第１の実施例と異なる点はベース引き出し
電極層の構成が異なることにあり、その他の構成は基本
的には第１の実施例と同様であるので、第３図において
第１図と同一物には同一符号を付してその詳しい説明は
省略する。
電極層の構成が異なることにあり、その他の構成は基本
的には第１の実施例と同様であるので、第３図において
第１図と同一物には同一符号を付してその詳しい説明は
省略する。
本実施例においては、酸化シリコン膜２上にタングス
テン膜23が形成されており、このタングステン膜23上に
ボロンシリカガラス膜24が形成されている。そして、こ
のタングステン膜23及びボロンシリカガラス膜24の積層
体によりベース引き出し電極層が構成されている。
テン膜23が形成されており、このタングステン膜23上に
ボロンシリカガラス膜24が形成されている。そして、こ
のタングステン膜23及びボロンシリカガラス膜24の積層
体によりベース引き出し電極層が構成されている。
グラフトベース８上に形成された多結晶シリコンから
なる接続部27bは、窒化シリコン膜５の下面まで延出し
ており、従ってこの接続部27bの側面に形成された酸化
シリコン膜29bも窒化シリコン膜５の下面に接触してい
る。
なる接続部27bは、窒化シリコン膜５の下面まで延出し
ており、従ってこの接続部27bの側面に形成された酸化
シリコン膜29bも窒化シリコン膜５の下面に接触してい
る。
本実施例においても、第１の実施例と同様に、ベース
引き出し電極層の抵抗値が低く、このためベース引き出
し電極層の層厚を従来に比して薄く形成することができ
る。
引き出し電極層の抵抗値が低く、このためベース引き出
し電極層の層厚を従来に比して薄く形成することができ
る。
第４図（ａ）乃至（ｃ）は本実施例に係る半導体装置
の製造方法を工程順に示す断面図である。
の製造方法を工程順に示す断面図である。
先ず、第４図（ａ）に示すように、半導体基板のエピ
タキシャル層１上に酸化シリコン膜２、タングステン膜
23、ボロンシリカガラス膜24及び窒化シリコン膜５を夫
々2000乃至3000Å、約1000Å、約1000Å及び約5000Åの
厚さに形成する。
タキシャル層１上に酸化シリコン膜２、タングステン膜
23、ボロンシリカガラス膜24及び窒化シリコン膜５を夫
々2000乃至3000Å、約1000Å、約1000Å及び約5000Åの
厚さに形成する。
次に、第４図（ｂ）に示すように、フォトリソグラフ
ィ技術を使用して、窒化シリコン膜５及びボロンシリカ
ガラス膜24の所定位置に開口部26を設ける。その後、過
酸化水素等の等方性ウェットエッチング液を使用して、
前記開口部26内に露出したタングステン膜23をエッチン
グ除去し、更に等方性ウェットエッチングにより酸化シ
リコン膜２を開口して、エピタキシャル層１を露出させ
る。このとき、タングステン膜23及び酸化シリコン膜22
を夫々上層の膜に対して約3000Åサイドエッチングす
る。
ィ技術を使用して、窒化シリコン膜５及びボロンシリカ
ガラス膜24の所定位置に開口部26を設ける。その後、過
酸化水素等の等方性ウェットエッチング液を使用して、
前記開口部26内に露出したタングステン膜23をエッチン
グ除去し、更に等方性ウェットエッチングにより酸化シ
リコン膜２を開口して、エピタキシャル層１を露出させ
る。このとき、タングステン膜23及び酸化シリコン膜22
を夫々上層の膜に対して約3000Åサイドエッチングす
る。
次に、第４図（ｃ）に示すように、第１の実施例と同
様にして、ｐ型多結晶シリコンからなる接続部27b及び
グラフトベース８を形成する。
様にして、ｐ型多結晶シリコンからなる接続部27b及び
グラフトベース８を形成する。
次いで、第３図に示すように、第１の実施例と同様に
して酸化シリコン膜29b、真性ベース領域10、酸化シリ
コン膜11b、多結晶シリコン膜12及びエミッタ領域13を
形成する。
して酸化シリコン膜29b、真性ベース領域10、酸化シリ
コン膜11b、多結晶シリコン膜12及びエミッタ領域13を
形成する。
本実施例においては、グラフトベース８を形成するた
めの不純物拡散源であるボロンシリカガラス膜24がタン
グステン膜23の上に配置されているため、グラフトベー
ス８以外の領域にボロン原子が拡散することが抑制され
る。このため、酸化シリコン膜２を第１の実施例に比し
て薄くすることができる。これにより、エミッタ開口部
16のアスペクト比が一層低減され、多結晶シリコン膜12
の被覆性が一層向上する。
めの不純物拡散源であるボロンシリカガラス膜24がタン
グステン膜23の上に配置されているため、グラフトベー
ス８以外の領域にボロン原子が拡散することが抑制され
る。このため、酸化シリコン膜２を第１の実施例に比し
て薄くすることができる。これにより、エミッタ開口部
16のアスペクト比が一層低減され、多結晶シリコン膜12
の被覆性が一層向上する。
［発明の効果］ 以上説明したように本発明によれば、半導体基板の表
面に拡散領域を形成するための不純物を含有するガラス
膜と、抵抗値を低減させるための金属膜との積層体によ
り引き出し電極層が構成されているから、引き出し電極
層の抵抗値が極めて低い。このため、引き出し電極層を
従来に比して薄くすることが可能であり、例えば自己整
合型バイポーラトランジスタのエミッタ開口部等の開口
部のアスペクト比をを低減することができるという効果
を奏する。
面に拡散領域を形成するための不純物を含有するガラス
膜と、抵抗値を低減させるための金属膜との積層体によ
り引き出し電極層が構成されているから、引き出し電極
層の抵抗値が極めて低い。このため、引き出し電極層を
従来に比して薄くすることが可能であり、例えば自己整
合型バイポーラトランジスタのエミッタ開口部等の開口
部のアスペクト比をを低減することができるという効果
を奏する。
第１図は本発明の第１の実施例を示す断面図、第２図
（ａ）乃至（ｉ）は同じくその製造方法を工程順に示す
断面図、第３図は本発明の第２の実施例に係る半導体装
置を示す断面図、第４図（ａ）乃至（ｃ）は同じくその
製造方法を工程順に示す断面図、第５図は従来の半導体
装置の１例を示す断面図である。 1,31;エピタキシャル層、2,9,9b,32,39b;酸化シリコン
膜、3,24;ボロシリカガラス膜、4,23;タングステン膜、
5,11,11b,34,41b;窒化シリコン膜、7,12,42;多結晶シリ
コン膜、7b,27b,37b;接続部、8,38;グラフトベース、1
0,40;真性ベース領域、13,43;エミッタ領域、16,46;エ
ミッタ開口部、33;ベース引き出し電極層
（ａ）乃至（ｉ）は同じくその製造方法を工程順に示す
断面図、第３図は本発明の第２の実施例に係る半導体装
置を示す断面図、第４図（ａ）乃至（ｃ）は同じくその
製造方法を工程順に示す断面図、第５図は従来の半導体
装置の１例を示す断面図である。 1,31;エピタキシャル層、2,9,9b,32,39b;酸化シリコン
膜、3,24;ボロシリカガラス膜、4,23;タングステン膜、
5,11,11b,34,41b;窒化シリコン膜、7,12,42;多結晶シリ
コン膜、7b,27b,37b;接続部、8,38;グラフトベース、1
0,40;真性ベース領域、13,43;エミッタ領域、16,46;エ
ミッタ開口部、33;ベース引き出し電極層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/33 - 21/331 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/68 - 29/737
Claims (1)
- 【請求項１】第１導電型半導体基板上に形成された第１
の絶縁膜と、金属膜及び第２導電型不純物を含有するガ
ラス膜の積層体により構成され前記第１の絶縁膜上に形
成された引き出し電極層と、この引き出し電極層上に形
成された第２の絶縁膜と、この第２の絶縁膜に設けられ
た第１の開口部と、前記金属膜及びガラス膜の少なくと
も一方に形成され前記第１の開口部よりも大きい第２の
開口部と、この第２の開口部の側部に前記引き出し電極
層の金属膜及び前記半導体基板の双方に接触して形成さ
れた多結晶シリコンからなる接続部と、この接続部の直
下の前記基板表面に形成された第２導電型拡散領域とを
有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982890A JP2819724B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982890A JP2819724B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03224269A JPH03224269A (ja) | 1991-10-03 |
| JP2819724B2 true JP2819724B2 (ja) | 1998-11-05 |
Family
ID=12010156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982890A Expired - Lifetime JP2819724B2 (ja) | 1990-01-30 | 1990-01-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819724B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5643806A (en) * | 1993-02-28 | 1997-07-01 | Sony Corporation | Manufacturing method for making bipolar device |
| KR100233832B1 (ko) * | 1996-12-14 | 1999-12-01 | 정선종 | 반도체 소자의 트랜지스터 및 그 제조방법 |
-
1990
- 1990-01-30 JP JP1982890A patent/JP2819724B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03224269A (ja) | 1991-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127455B2 (ja) | 半導体装置の製法 | |
| GB2081507A (en) | High speed bipolar transistor and method of making same | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| GB2179792A (en) | Bipolar transistor | |
| JP2819724B2 (ja) | 半導体装置 | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPS6140057A (ja) | 半導体装置及びその製造方法 | |
| JP3422148B2 (ja) | 半導体装置の製造方法 | |
| JP2629162B2 (ja) | 半導体装置及びその製造方法 | |
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| EP0264309A1 (en) | Self-aligned base shunt for transistor | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2718102B2 (ja) | 半導体装置の製造方法 | |
| JPH0521719A (ja) | 半導体集積回路装置 | |
| JP2918248B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPH0521446A (ja) | 半導体装置およびその製造方法 | |
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02284432A (ja) | 架橋エミッタドープ済シリサイドトランジスタ | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02203534A (ja) | バイポーラトランジスタの製造方法 | |
| JPH11283989A (ja) | バイポーラトランジスタおよびその製造方法 |