JPH02201971A - 可変容量ダイオード素子とその製造方法 - Google Patents
可変容量ダイオード素子とその製造方法Info
- Publication number
- JPH02201971A JPH02201971A JP2049689A JP2049689A JPH02201971A JP H02201971 A JPH02201971 A JP H02201971A JP 2049689 A JP2049689 A JP 2049689A JP 2049689 A JP2049689 A JP 2049689A JP H02201971 A JPH02201971 A JP H02201971A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- conductivity type
- semiconductor substrate
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 12
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変容量ダイオード素子とその製造方法に関
し、高周波直列抵抗Ｒ８を低減することによって性能指
数Ｑの向上を図るものである。
し、高周波直列抵抗Ｒ８を低減することによって性能指
数Ｑの向上を図るものである。
一般に、可変容量ダイオード素子は、プレーナ構造で製
造されるものが多い。以下、第３図に基づいて従来の可
変容量ダイオード素子とその製造方法について説明する
。
造されるものが多い。以下、第３図に基づいて従来の可
変容量ダイオード素子とその製造方法について説明する
。
第３図に於いて、Ｎ型の低抵抗の半導体基板１に気相成
長法によって、Ｎ型で半導体基板１より高比抵抗の例え
ば１Ω印前後の比抵抗のエピタキシャル層工３を厚さ４
〜５μｍ程度に形成して半導体基体を形成する（第り図
ａ参照）。このエピタキシャル層１３の主表面に表面保
護の為の熱酸化処理を施して熱酸化膜（Ｓ ｉ Ｏ□膜
）１４を１〜２μｍ形成する。その後、エツチング工程
によって開口部を設ける。次に、イオン注入法によって
Ｎ型の不純物元素を加速電圧が１３０ＫｅＶであって、
ドーズ量が（２〜３）×１０Ｉ３０ｆｆＩ−２の条件に
てエピタキシャル層１３が露呈する開口部に打ち込む。
長法によって、Ｎ型で半導体基板１より高比抵抗の例え
ば１Ω印前後の比抵抗のエピタキシャル層工３を厚さ４
〜５μｍ程度に形成して半導体基体を形成する（第り図
ａ参照）。このエピタキシャル層１３の主表面に表面保
護の為の熱酸化処理を施して熱酸化膜（Ｓ ｉ Ｏ□膜
）１４を１〜２μｍ形成する。その後、エツチング工程
によって開口部を設ける。次に、イオン注入法によって
Ｎ型の不純物元素を加速電圧が１３０ＫｅＶであって、
ドーズ量が（２〜３）×１０Ｉ３０ｆｆＩ−２の条件に
てエピタキシャル層１３が露呈する開口部に打ち込む。
尚、イオン注入は、１００〜３０００人の酸化膜を通し
て打ち込んでもよい。次に、イオン注入によって生じた
格子欠陥回復とキャリア回復の為のアニールを兼ねた熱
処理を施して、前記エピタキシャル層より高不純物濃度
のＮ゛型の拡散層１５を形成する（第３図す参照）。次
に、この拡散層１５の表面露呈部を覆い、且つ、拡散Ｊ
ｉ１５の拡散深さより浅いｐ ”型拡散層１６を形成し
て、拡散層１５とによりＰＮ接合を形成する（第３図の
Ｃ参照）。この後、半導体基体表裏に電極を形成して可
変容量ダイオード素子を形成する。
て打ち込んでもよい。次に、イオン注入によって生じた
格子欠陥回復とキャリア回復の為のアニールを兼ねた熱
処理を施して、前記エピタキシャル層より高不純物濃度
のＮ゛型の拡散層１５を形成する（第３図す参照）。次
に、この拡散層１５の表面露呈部を覆い、且つ、拡散Ｊ
ｉ１５の拡散深さより浅いｐ ”型拡散層１６を形成し
て、拡散層１５とによりＰＮ接合を形成する（第３図の
Ｃ参照）。この後、半導体基体表裏に電極を形成して可
変容量ダイオード素子を形成する。
上述の従来の可変容量ダイオード素子に於いては、Ｐ型
の拡散層１６の不純物濃度がＮ゛型の拡散層１５やエピ
タキシャル層１３の夫々の不純物濃度より充分高いとず
ば、逆バイアス電圧ｖＲを印加した場合に、Ｐ型拡散層
１６内の空乏層の幅は、Ｎ゛型の拡散層１５とエピタキ
シャル層１３の領域内の空乏層の拡がり幅に較べて無視
できる程度に狭いものである。即ち、第４図で説明すれ
ば、可変容量ダイオード素子の可変容量Ｃ，は、Ｎ型の
拡散層１５とＰ型の拡散層１６とのＰＮＮ接合、で発生
する空乏ｉ２０による接合容量Ｃｊｌとエピタキシャル
層１３とＰ型の拡散層１６とのＰＮ接合Ｊ２で発生する
空乏層２１による接合容量Ｃ＝Ｚの合成容量と考えられ
る。エピタキシャル層１３の不純物濃度は、Ｎ゛型の拡
散層１５のそれより低いので、エピタキシャル層の空乏
１２１の拡がり幅は、拡散層１５の空乏Ｊ’ｉ２０の拡
がり幅より大きくなる。又、印加電圧■えを増減するこ
とによって空乏層２０．２１の拡がり幅が増減するので
、容量Ｃｊ、、 ＣＪ□が可変し、その合成容量であ
る可変容１ｃ、が発生する。
の拡散層１６の不純物濃度がＮ゛型の拡散層１５やエピ
タキシャル層１３の夫々の不純物濃度より充分高いとず
ば、逆バイアス電圧ｖＲを印加した場合に、Ｐ型拡散層
１６内の空乏層の幅は、Ｎ゛型の拡散層１５とエピタキ
シャル層１３の領域内の空乏層の拡がり幅に較べて無視
できる程度に狭いものである。即ち、第４図で説明すれ
ば、可変容量ダイオード素子の可変容量Ｃ，は、Ｎ型の
拡散層１５とＰ型の拡散層１６とのＰＮＮ接合、で発生
する空乏ｉ２０による接合容量Ｃｊｌとエピタキシャル
層１３とＰ型の拡散層１６とのＰＮ接合Ｊ２で発生する
空乏層２１による接合容量Ｃ＝Ｚの合成容量と考えられ
る。エピタキシャル層１３の不純物濃度は、Ｎ゛型の拡
散層１５のそれより低いので、エピタキシャル層の空乏
１２１の拡がり幅は、拡散層１５の空乏Ｊ’ｉ２０の拡
がり幅より大きくなる。又、印加電圧■えを増減するこ
とによって空乏層２０．２１の拡がり幅が増減するので
、容量Ｃｊ、、 ＣＪ□が可変し、その合成容量であ
る可変容１ｃ、が発生する。
可変容量ダイオード素子の可変容１１ｃｊは、次のよう
な関係式で示される。
な関係式で示される。
但し、Ｗ、は空乏層の幅、Ｎ （Ｘ）は不純物濃度、Ｋ
５は半導体基板の誘電率、ε。は真空中の誘電率（８，
８５ｘ １． Ｐ” Ｆ／ｍ” ） 、ｑは電子の電荷
（１，６０Ｘ １０−＋９Ｃ） 、Φ３はＰＮ接合の拡
散電位、ｎは素子の不純物元素の濃度傾斜で決まる指数
、Ａは素子の面積を表している。
５は半導体基板の誘電率、ε。は真空中の誘電率（８，
８５ｘ １． Ｐ” Ｆ／ｍ” ） 、ｑは電子の電荷
（１，６０Ｘ １０−＋９Ｃ） 、Φ３はＰＮ接合の拡
散電位、ｎは素子の不純物元素の濃度傾斜で決まる指数
、Ａは素子の面積を表している。
上記の（１）、 （２）式がら空乏層の拡がり幅が、Ｐ
型拡散層１５とＰＮ接合を形成する半導体層の不純物濃
度に依存している。従って、可変容量ダイオード素子に
逆バイアス電圧■８を印加すると、拡散層１５より比抵
抗の低いエピタキシャルＮ１３の空乏層２１の拡がり幅
Ｗ、は、拡散層１５に拡がる空乏層２０の幅Ｗ１．より
大きくなり、更に、印加電圧ＶＲを大きくすると、空乏
層が延びて半導体基板１にぶつかり、空乏層２１がそれ
以上進まない、所謂容量−電圧特性の飽和傾向を示すこ
とが（１）、 （２）式から明らかである。
型拡散層１５とＰＮ接合を形成する半導体層の不純物濃
度に依存している。従って、可変容量ダイオード素子に
逆バイアス電圧■８を印加すると、拡散層１５より比抵
抗の低いエピタキシャルＮ１３の空乏層２１の拡がり幅
Ｗ、は、拡散層１５に拡がる空乏層２０の幅Ｗ１．より
大きくなり、更に、印加電圧ＶＲを大きくすると、空乏
層が延びて半導体基板１にぶつかり、空乏層２１がそれ
以上進まない、所謂容量−電圧特性の飽和傾向を示すこ
とが（１）、 （２）式から明らかである。
この状態を第５図の容量−電圧特性を示した図で説明す
れば、従来の可変容量ダイオード素子にあっては、印加
電圧■８が約１５Ｖを過ぎると曲線の傾斜がゆるくなり
、印加電圧Ｖ、で飽和傾向を示し、容量はＣｓで飽和す
る。このように従来の可変容量ダイオード素子では、周
辺から延びている空乏［２１によって、容量Ｃ４の電圧
変化比が小さくなり、飽和となる欠点があり、従って、
高周波直列抵抗Ｒ５を小さくするべく、エピタキシャル
層１３の厚さｔ、を薄くして、性能指数Ｑを向上させる
ことができなかった。
れば、従来の可変容量ダイオード素子にあっては、印加
電圧■８が約１５Ｖを過ぎると曲線の傾斜がゆるくなり
、印加電圧Ｖ、で飽和傾向を示し、容量はＣｓで飽和す
る。このように従来の可変容量ダイオード素子では、周
辺から延びている空乏［２１によって、容量Ｃ４の電圧
変化比が小さくなり、飽和となる欠点があり、従って、
高周波直列抵抗Ｒ５を小さくするべく、エピタキシャル
層１３の厚さｔ、を薄くして、性能指数Ｑを向上させる
ことができなかった。
本発明は、上述の如き課題を解消する為になされたもの
で、その主な目的は、エピタキシャル層を薄くして高周
波直列抵抗Ｒｓを小さくし、性能指数Ｑを高めることの
できる可変容量ダイオード素子とその製造方法を提供す
るものである。
で、その主な目的は、エピタキシャル層を薄くして高周
波直列抵抗Ｒｓを小さくし、性能指数Ｑを高めることの
できる可変容量ダイオード素子とその製造方法を提供す
るものである。
更に他の目的は、容量−電圧特性の飽和傾向を改善でき
る可変容量ダイオード素子とその製造方法を提供するも
のである。
る可変容量ダイオード素子とその製造方法を提供するも
のである。
第１導電型の半導体基板の中央を除く周辺部に該第１の
導電型で半導体基板より高比抵抗の第１導電型の埋込層
を形成し、第１導電型の半導体基板に該第１の導電型で
半導体基板より高比抵抗の第１導電型のエピタキシャル
層を気相成長法によって形成する。該エピタキシャル層
の主表面に熱酸化膜を形成し、該熱酸化膜をエツチング
により除去して第１の開口部を形成し、該第１の開口部
にイオン注入によって第１導電型の不純物元素を深く打
ち込み拡散させて第１の拡散層を形成する。
導電型で半導体基板より高比抵抗の第１導電型の埋込層
を形成し、第１導電型の半導体基板に該第１の導電型で
半導体基板より高比抵抗の第１導電型のエピタキシャル
層を気相成長法によって形成する。該エピタキシャル層
の主表面に熱酸化膜を形成し、該熱酸化膜をエツチング
により除去して第１の開口部を形成し、該第１の開口部
にイオン注入によって第１導電型の不純物元素を深く打
ち込み拡散させて第１の拡散層を形成する。
その後、該第１の開口部にイオン注入によって第２導電
型不純物元素を打ち込み拡散を行って、該エピタキシャ
ル層より低比抵抗の第２の拡散層を形成する。続いて、
該第１の開口部より太き（第２の開口部を形成し、該第
２の開口部からイオン注入によって第２導電型の不純物
元素を打ち込み、ランプアニール工程を経て該第１の拡
散層を覆う浅い第２４電型の第３の拡散層を形成してＰ
Ｎ接合を形成する。
型不純物元素を打ち込み拡散を行って、該エピタキシャ
ル層より低比抵抗の第２の拡散層を形成する。続いて、
該第１の開口部より太き（第２の開口部を形成し、該第
２の開口部からイオン注入によって第２導電型の不純物
元素を打ち込み、ランプアニール工程を経て該第１の拡
散層を覆う浅い第２４電型の第３の拡散層を形成してＰ
Ｎ接合を形成する。
本発明の可変容量ダイオード素子は、Ｎ−型のエピタキ
シャル層より低比抵抗のＮ型拡散層をイオン注入によっ
て深く形成し、そのＮ゛型型数散層表面露呈部に囲まれ
た領域内に拡散長の深いＰ°型型数散層形成し、従来の
ＰＮ接合より深い位置にＰＮ接合を形成するとともに、
側面にもＮ“型拡散層とによるＰＮ接合を形成すること
によって、ＰＮ接合のＮ型拡散層の不純物濃度を高く保
ち、且つ、Ｎ゛型型数散層主表面露呈部を覆うように浅
い蓋状のＰ”型拡散層を形成する。このように浅い位ｌ
とそれより深い位置にＰＮ接合を形成して、且つ、前記
Ｎ゛型型数散層直下除く周辺のエビキシャル層と半導体
基板との境界部にＮ型の埋込層を形成することによって
、エピタキシャル層を薄くして高周波直列抵抗Ｒ８を低
減したものである。
シャル層より低比抵抗のＮ型拡散層をイオン注入によっ
て深く形成し、そのＮ゛型型数散層表面露呈部に囲まれ
た領域内に拡散長の深いＰ°型型数散層形成し、従来の
ＰＮ接合より深い位置にＰＮ接合を形成するとともに、
側面にもＮ“型拡散層とによるＰＮ接合を形成すること
によって、ＰＮ接合のＮ型拡散層の不純物濃度を高く保
ち、且つ、Ｎ゛型型数散層主表面露呈部を覆うように浅
い蓋状のＰ”型拡散層を形成する。このように浅い位ｌ
とそれより深い位置にＰＮ接合を形成して、且つ、前記
Ｎ゛型型数散層直下除く周辺のエビキシャル層と半導体
基板との境界部にＮ型の埋込層を形成することによって
、エピタキシャル層を薄くして高周波直列抵抗Ｒ８を低
減したものである。
本発明の可変容量ダイオード素子について第１図、第２
図に基づいて、可変容量ダイオード素子とその製造方法
について説明する。
図に基づいて、可変容量ダイオード素子とその製造方法
について説明する。
Ｎ型であって低比抵抗の半導体基板１に半導体基板１の
中央部を除（周辺にＮ−型の埋込層３を形成すべくＰ導
電型の不純物を拡散させてＮ−型拡散層を形成する（第
１図Ｃ参照）。その半導体基板１に気相成長法によって
、Ｎ型で半導体基板１より高比抵抗の例えば１Ωｃｍ前
後の比抵抗を有するエピタキシャル層４を従来のものよ
り薄い３〜４μｍの厚さに形成する（第１図す参照）。
中央部を除（周辺にＮ−型の埋込層３を形成すべくＰ導
電型の不純物を拡散させてＮ−型拡散層を形成する（第
１図Ｃ参照）。その半導体基板１に気相成長法によって
、Ｎ型で半導体基板１より高比抵抗の例えば１Ωｃｍ前
後の比抵抗を有するエピタキシャル層４を従来のものよ
り薄い３〜４μｍの厚さに形成する（第１図す参照）。
エピタキシャルＮ４の主表面に表面保護の為の熱酸化１
ｌ−１（ｓｔｏ、膜）５を熱酸化処理によって１〜２μ
ｍの厚さに形成した後に、熱酸化膜をエツチングにより
除去して開口部６を設ける。その開口部６からイオン注
入によって、Ｎ型の不純物元素（燐、砒素等）を、加速
電圧が１３０ｋｅＶ、ドーズ量が（２〜３ ） Ｘ １
０１３ｃｍ−”の条件にて開口部６を通してエピタキシ
ャル層４に注入する。その後、イオン注入による格子欠
陥回復とキャリア回復の為のアニールを兼ねた熱処理を
施すと共に熱拡散を行って、その拡散層７の拡散長を２
〜３μｍとする（第１図Ｃ参照）。続いて、開口部６を
用いて次のイオン注入工程を行う。Ｐ型の不純物元素（
ボロン等）を加速電圧が１００ｋｅＶ、ドーズ量が（５
〜８ ） Ｘ １０ ”ｃｍ−”の条件にて開口部６か
らイオン注入によって打ち込んで拡散層７の内側に拡散
層８を形成する（第１図ｄ参照）。
ｌ−１（ｓｔｏ、膜）５を熱酸化処理によって１〜２μ
ｍの厚さに形成した後に、熱酸化膜をエツチングにより
除去して開口部６を設ける。その開口部６からイオン注
入によって、Ｎ型の不純物元素（燐、砒素等）を、加速
電圧が１３０ｋｅＶ、ドーズ量が（２〜３ ） Ｘ １
０１３ｃｍ−”の条件にて開口部６を通してエピタキシ
ャル層４に注入する。その後、イオン注入による格子欠
陥回復とキャリア回復の為のアニールを兼ねた熱処理を
施すと共に熱拡散を行って、その拡散層７の拡散長を２
〜３μｍとする（第１図Ｃ参照）。続いて、開口部６を
用いて次のイオン注入工程を行う。Ｐ型の不純物元素（
ボロン等）を加速電圧が１００ｋｅＶ、ドーズ量が（５
〜８ ） Ｘ １０ ”ｃｍ−”の条件にて開口部６か
らイオン注入によって打ち込んで拡散層７の内側に拡散
層８を形成する（第１図ｄ参照）。
この拡散工程では、新たに開口部を設けることなく、開
。部６を用い、拡散層。をヤ７，７ア、イぢント技術で
形成する。熱論、新たに開口部６より狭い開口部をエソ
ヂングによって形成してもよい。
。部６を用い、拡散層。をヤ７，７ア、イぢント技術で
形成する。熱論、新たに開口部６より狭い開口部をエソ
ヂングによって形成してもよい。
次に、拡散層７の拡散領域が主表面から露呈した開口部
９を形成すべく熱酸化膜が除去され、イオン注入によっ
て、Ｐ型の不純物元素（ボロン等）が、加速電圧２０ｋ
ｅ■、ドーズ量（５〜８）×１０Ｉ３１０ｌ３の条件に
て開口部９に打ち込まれ、Ｐ゛°型の拡散層１０が形成
される（第１図ｅ）。この拡散層１０は、シャロー拡散
技術で形成されており、赤外線により急速加熱処理工程
であるランプアニール工程等でイオン注入によって生じ
た格子欠陥回復とキャリア回復を行う。続いて、この半
導体基板表裏に導電体を被着して電極形成する。
９を形成すべく熱酸化膜が除去され、イオン注入によっ
て、Ｐ型の不純物元素（ボロン等）が、加速電圧２０ｋ
ｅ■、ドーズ量（５〜８）×１０Ｉ３１０ｌ３の条件に
て開口部９に打ち込まれ、Ｐ゛°型の拡散層１０が形成
される（第１図ｅ）。この拡散層１０は、シャロー拡散
技術で形成されており、赤外線により急速加熱処理工程
であるランプアニール工程等でイオン注入によって生じ
た格子欠陥回復とキャリア回復を行う。続いて、この半
導体基板表裏に導電体を被着して電極形成する。
本発明の可変容量ダイオード素子にあっては、第２図に
示すように空乏層の拡がり幅は、逆バイアス電圧が印加
されることにより、ＰＮＮ接合面直下空乏層１１、及び
Ｐ゛゛拡散Ｎ８とＮ゛型型数散層７のＰＮ接合Ｊ２によ
る横側に発生する空乏層と、Ｎ−型エピタキシャル層４
とＰ”型の拡散Ｎ１０とのＰＮ接合Ｊ３による空乏層と
の和である空乏ＪｉＷ１２が、第２図に示す如く発生す
る。
示すように空乏層の拡がり幅は、逆バイアス電圧が印加
されることにより、ＰＮＮ接合面直下空乏層１１、及び
Ｐ゛゛拡散Ｎ８とＮ゛型型数散層７のＰＮ接合Ｊ２によ
る横側に発生する空乏層と、Ｎ−型エピタキシャル層４
とＰ”型の拡散Ｎ１０とのＰＮ接合Ｊ３による空乏層と
の和である空乏ＪｉＷ１２が、第２図に示す如く発生す
る。
従来の可変容量ダイオード素子の容量−電圧特性は、第
５図（イ）に示すように印加電圧■８が■、の値となっ
たときに容量が空洞層が半導体基体１に到達することに
より飽和する。それに対して、本発明の可変容量ダイオ
ード素子は、第５図（ロ）に示すように印加電圧を■１
まで拡大することができる。又、エピタキシャル層４の
厚さｔ２を従来の厚さｔ、のちのより薄くすることが可
能であり、Ｐ°゛型拡散拡散層１０散長を浅いものとし
て主表面近傍にＰＮ接合を形成するとともに、主なＰＮ
接合ＪＩ部を深い位置に形成した為に、ＰＮＮ接合、直
下の空乏層１１と接合Ｊ２．Ｊ３の空乏［１２の延びを
略均等なものとすることができる。更に、印加電圧ＶＲ
を増して行くと横側の空乏層１２は、埋込層３に延びて
行き飽和傾向が改善できる。従って、従来の可変容量ダ
イオード素子と比較して、ｐ ＋＋型の拡散層１０が薄
く形成される分、又、埋込層３が形成されている分、空
乏層の拡がる範囲を増やすことができると共に、印加電
圧ＶＲに対する容量変化の範囲を大きくとれる。又、従
来のものよりエピタキシャル層の厚さを薄くでき、高周
波直列抵抗Ｒｓを小さくできるので、性能指数Ｑを高め
ることができる。
５図（イ）に示すように印加電圧■８が■、の値となっ
たときに容量が空洞層が半導体基体１に到達することに
より飽和する。それに対して、本発明の可変容量ダイオ
ード素子は、第５図（ロ）に示すように印加電圧を■１
まで拡大することができる。又、エピタキシャル層４の
厚さｔ２を従来の厚さｔ、のちのより薄くすることが可
能であり、Ｐ°゛型拡散拡散層１０散長を浅いものとし
て主表面近傍にＰＮ接合を形成するとともに、主なＰＮ
接合ＪＩ部を深い位置に形成した為に、ＰＮＮ接合、直
下の空乏層１１と接合Ｊ２．Ｊ３の空乏［１２の延びを
略均等なものとすることができる。更に、印加電圧ＶＲ
を増して行くと横側の空乏層１２は、埋込層３に延びて
行き飽和傾向が改善できる。従って、従来の可変容量ダ
イオード素子と比較して、ｐ ＋＋型の拡散層１０が薄
く形成される分、又、埋込層３が形成されている分、空
乏層の拡がる範囲を増やすことができると共に、印加電
圧ＶＲに対する容量変化の範囲を大きくとれる。又、従
来のものよりエピタキシャル層の厚さを薄くでき、高周
波直列抵抗Ｒｓを小さくできるので、性能指数Ｑを高め
ることができる。
即ち、性能指数Ｑは、
Ｑ ＜ １／ωＣＲ−・−・−−−−−−−−−一−−
（３）と表される。但し、ωは角周波数、Ｃは容量、Ｒ
は抵抗を示す。又、１／ωＣＲは、次のように表される
。
（３）と表される。但し、ωは角周波数、Ｃは容量、Ｒ
は抵抗を示す。又、１／ωＣＲは、次のように表される
。
１／ωＣＲ＝ １／ωＣ（ρｔ ／ Ｓ ） −（４
）但し、Ｓは素子の面積、ρは比抵抗、ｔはエピタキシ
ャル層の厚さである。
）但し、Ｓは素子の面積、ρは比抵抗、ｔはエピタキシ
ャル層の厚さである。
ωＣρ／Ｓを一定ＣＲとすると、（４）式は、１／ωＣ
Ｒ＝１／１ｃＲ−・−−−−−・−・−・（５）と表さ
れる。
Ｒ＝１／１ｃＲ−・−−−−−・−・−・（５）と表さ
れる。
従って、（５）式から明らかなようにエピタキシャル層
４の厚さｔを薄くすることによって、性能指数Ｑを向上
させることが明らかである。たとえば、エピタキシャル
層の厚さｔが８μｍの可変容量ダイオード素子の性能指
数Ｑが最低値で２００であるのに対して、エピタキシャ
ル層の厚さｔを４μｍとすると、性能指数Ｑを最低値で
６００程度に高めることが可能である。
４の厚さｔを薄くすることによって、性能指数Ｑを向上
させることが明らかである。たとえば、エピタキシャル
層の厚さｔが８μｍの可変容量ダイオード素子の性能指
数Ｑが最低値で２００であるのに対して、エピタキシャ
ル層の厚さｔを４μｍとすると、性能指数Ｑを最低値で
６００程度に高めることが可能である。
本発明の可変容量ダイオード素子は、従来の可変容量ダ
イオード素子のエピタキシャル層の厚さを容易に１〜２
μｍ程度薄く形成できる為に、高周波直列抵抗Ｒ８を小
さくできる。従って、本発明の可変容量ダイオード素子
は、性能指数Ｑが高い用途に極めて有用なものである。
イオード素子のエピタキシャル層の厚さを容易に１〜２
μｍ程度薄く形成できる為に、高周波直列抵抗Ｒ８を小
さくできる。従って、本発明の可変容量ダイオード素子
は、性能指数Ｑが高い用途に極めて有用なものである。
更に、本発明の可変容量ダイオード素子は、埋込層３を
設けることにより、従来の可変容量ダイオード素子の容
量−電圧特性の飽和傾向を抑えて可変電圧範囲を広くす
ることができる利点がある。
設けることにより、従来の可変容量ダイオード素子の容
量−電圧特性の飽和傾向を抑えて可変電圧範囲を広くす
ることができる利点がある。
又、本発明の可変容量ダイオード素子の製造方法によれ
ば、イオン注入法によってＰ型拡散層を深く形成するこ
とで、エピタキシャル層の深い位置にＰＮ接合を形成す
ることが可能であり、且つ、ランプアニール工程等のシ
ャロー拡散技術を用いて浅いＰ”型拡散層を形成するこ
とにより半導体基体主表面近傍に容易にＰ Ｎ接合が形
成できる為、素子の耐圧を劣化させることもない。
ば、イオン注入法によってＰ型拡散層を深く形成するこ
とで、エピタキシャル層の深い位置にＰＮ接合を形成す
ることが可能であり、且つ、ランプアニール工程等のシ
ャロー拡散技術を用いて浅いＰ”型拡散層を形成するこ
とにより半導体基体主表面近傍に容易にＰ Ｎ接合が形
成できる為、素子の耐圧を劣化させることもない。
更に、ランプアニール工程によってＰＯ型型数散層１０
極めて薄く形成できると共に、埋込層３が形成されてい
るので、空乏層１２が半導体基板１に到達する距離が増
す。従って、従来の可変容量ダイオード素子のエピタキ
シャルＮ２より薄くすることが可能であり、製造コスト
の低減も可能である。又、拡散Ｎ８の拡散工程でセルフ
アラインメント技術を用いれば、従来の拡散マスクと同
じもので製造工程が可能な利点も存する。
極めて薄く形成できると共に、埋込層３が形成されてい
るので、空乏層１２が半導体基板１に到達する距離が増
す。従って、従来の可変容量ダイオード素子のエピタキ
シャルＮ２より薄くすることが可能であり、製造コスト
の低減も可能である。又、拡散Ｎ８の拡散工程でセルフ
アラインメント技術を用いれば、従来の拡散マスクと同
じもので製造工程が可能な利点も存する。
第１図は、本発明の可変容量ダイオード素子の製造工程
を示す断面図、第２図は、本発明の可変容量ダイオード
素子の空乏層の拡がりを説明する為の断面図、第３図は
、従来の可変容量ダイオード素子の製造工程を示す断面
図、第４図は、従来の可変容量ダイオード素子の空乏層
の拡がりを示す為の断面図、第５図は、可変容量ダイオ
ード素子の容量−電圧特性を示す図である。 １：半導体基板、２．５：絶縁膜、３：埋込層、４：エ
ピタキシャル層、６．９二開ロ部、７：Ｎ型拡散層、８
，１０：Ｐ型拡散層 東光株式会社
を示す断面図、第２図は、本発明の可変容量ダイオード
素子の空乏層の拡がりを説明する為の断面図、第３図は
、従来の可変容量ダイオード素子の製造工程を示す断面
図、第４図は、従来の可変容量ダイオード素子の空乏層
の拡がりを示す為の断面図、第５図は、可変容量ダイオ
ード素子の容量−電圧特性を示す図である。 １：半導体基板、２．５：絶縁膜、３：埋込層、４：エ
ピタキシャル層、６．９二開ロ部、７：Ｎ型拡散層、８
，１０：Ｐ型拡散層 東光株式会社
Claims (2)
- （１）第１導電型の半導体基板に該第１導電型で半導体
基板より高比抵抗の第１導電型のエピタキシャル層が形
成された半導体基体と、該半導体基板と該エピタキシャ
ル層の素子中央を除く境界部に形成された該半導体基板
より高比抵抗の第１導電型の埋込層と、該エピタキシャ
ル層の素子中央部に形成された該エピタキシャル層より
低比抵抗の第１導電型の拡散層と、該第１の拡散層に囲
まれ該第１の拡散層とＰＮ接合を形成する該第１の拡散
層より低比抵抗の第２導電型の第２の拡散層と、該エピ
タキシャル層より低比抵抗であり、該エピタキシャル層
とＰＮ接合を形成し、該第１の拡散層の主表面露呈部を
覆う浅い第２導電型の第３の拡散層とからなることを特
徴とする可変容量ダイオード素子。 - （２）第１導電型の半導体基板の中央を除く周辺部に該
第１の導電型で半導体基板より高比抵抗の第１導電型の
埋込層を形成すべく第１の拡散層を形成した後、該半導
体基板に第１導電型のエピタキシャル層を気相成長によ
って形成し、該エピタキシャル層の主表面に熱酸化膜を
形成した後、該熱酸化膜を除去して第１の開口部を形成
し、該第１の開口部を通しイオン注入によって第１導電
型の不純物元素を深く打ち込んだ後に、拡散工程を行っ
て該エピタキシャル層主表面中央部に第２の拡散層を形
成し、該第１の開口部を用いて第２導電型の不純物元素
をイオン注入によって打ち込み、該第１の拡散層より浅
く該エピタキシャル層より低比抵抗の第２導電型の第２
の拡散層を形成した後、該第１の開口部より大きな開口
部を形成すべく熱酸化膜を除去して第３の開口部を形成
し、該第２の開口部からイオン注入によって第２導電型
の不純物元素を打ち込み、該第２の拡散層を覆う浅い第
２導電型の第４の拡散層を形成してなることを特徴とす
る可変容量ダイオード素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049689A JPH02201971A (ja) | 1989-01-30 | 1989-01-30 | 可変容量ダイオード素子とその製造方法 |
| US07/466,204 US5017950A (en) | 1989-01-19 | 1990-01-17 | Variable-capacitance diode element having wide capacitance variation range |
| US07/466,244 US4987459A (en) | 1989-01-19 | 1990-01-17 | Variable capacitance diode element having wide capacitance variation range |
| US07/537,689 US5024955A (en) | 1989-01-19 | 1990-06-13 | Variable-capacitance diode element having wide capacitance variation range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049689A JPH02201971A (ja) | 1989-01-30 | 1989-01-30 | 可変容量ダイオード素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02201971A true JPH02201971A (ja) | 1990-08-10 |
| JPH0574234B2 JPH0574234B2 (ja) | 1993-10-18 |
Family
ID=12028771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049689A Granted JPH02201971A (ja) | 1989-01-19 | 1989-01-30 | 可変容量ダイオード素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02201971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
-
1989
- 1989-01-30 JP JP2049689A patent/JPH02201971A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574234B2 (ja) | 1993-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| KR100483397B1 (ko) | 바이폴라트랜지스터와그제조방법 | |
| JP2673943B2 (ja) | Ｐ型領域に低抵抗オーム接点を形成する方法 | |
| JPH0578173B2 (ja) | ||
| JP3504077B2 (ja) | Ｍｏｓ容量を含む半導体装置およびその製造方法 | |
| KR950021768A (ko) | 실드 확산 접합을 갖는 전계 효과 트랜지스터 | |
| US5024955A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JP2797798B2 (ja) | 突き抜け防止のための埋込コンタクトを有する半導体装置とその製造方法 | |
| JPH02201971A (ja) | 可変容量ダイオード素子とその製造方法 | |
| JP2001274257A (ja) | 半導体装置およびその製造方法 | |
| US5017950A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| JPS63312674A (ja) | 薄膜半導体装置 | |
| JP2820456B2 (ja) | 半導体装置の製造方法 | |
| JPH04124834A (ja) | 半導体装置及びその製造方法 | |
| JPH0573356B2 (ja) | ||
| JPH0574233B2 (ja) | ||
| JPH0360128A (ja) | 半導体装置 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JPH0691097B2 (ja) | 半導体装置の製造方法 | |
| JP2001007349A (ja) | 低電圧用ツェナーダイオード | |
| JPH0389562A (ja) | 半導体装置 | |
| JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63161671A (ja) | 半導体装置の製造方法 | |
| JPS63232370A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |