JPH0573356B2 - - Google Patents
Info
- Publication number
- JPH0573356B2 JPH0573356B2 JP1088589A JP1088589A JPH0573356B2 JP H0573356 B2 JPH0573356 B2 JP H0573356B2 JP 1088589 A JP1088589 A JP 1088589A JP 1088589 A JP1088589 A JP 1088589A JP H0573356 B2 JPH0573356 B2 JP H0573356B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- opening
- layer
- conductivity type
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 84
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変容量ダイオード素子とその製造
方法に関するものであつて、可変容量ダイオード
素子の容量−電圧特性の飽和傾向を改善するとと
もに、高周波直列抵抗RSを低減し、且つ、性能
指数Ｑを向上させるものである。
方法に関するものであつて、可変容量ダイオード
素子の容量−電圧特性の飽和傾向を改善するとと
もに、高周波直列抵抗RSを低減し、且つ、性能
指数Ｑを向上させるものである。
一般に、可変容量ダイオード素子は、プレーナ
構造で製造されるものが多い。以下、第３図に基
づいて従来の可変容量ダイオード素子とその製造
方法について説明する。
構造で製造されるものが多い。以下、第３図に基
づいて従来の可変容量ダイオード素子とその製造
方法について説明する。
第３図に於いて、Ｎ型の低抵抗の半導体基板１
に気相成長法によつて、Ｎ型で半導体基板１より
高比抵抗の例えば1Ωcm前後の比抵抗のエピタキ
シヤル層２を厚さ４〜5μｍ程度に形成して半導
体基体を形成する（第３図ａ参照）。このエピタ
キシヤル層２の主表面に表面保護の為の熱酸化処
理を施して熱酸化物（SiO2膜）３を約１〜2μｍ
形成する。その後、エツチング工程によつて開口
部６を設ける（第３図ｂ参照）。次に、イオン注
入法によつてＮ型の不純物元素を加速電圧が
130KeVであつて、ドーズ量が（２〜３）×1013cm
-2の条件にて開口部６にエピタキシヤル層２主表
面が露呈する開口部６に打ち込む。尚、イオン注
入は、100〜3000Åの酸化膜を通して打ち込んで
もよい。次に、イオン注入によつて生じた格子欠
陥回復とキヤリア回復の為のアニールを兼ねた熱
処理を施して、前記エピタキシヤル層より高不純
物濃度のN++型の拡散層４を形成する（第３図ｃ
参照）。次に、この拡散４層の表面露呈部を包含
し、且つ、拡散層４の拡散深さより浅いP+型拡
散層５を形成して、拡散層４とによりPN接合を
形成する（第３図のｄ参照）。この後は、半導体
基体表裏に電極を形成して可変容量ダイオード素
子を形成する。
に気相成長法によつて、Ｎ型で半導体基板１より
高比抵抗の例えば1Ωcm前後の比抵抗のエピタキ
シヤル層２を厚さ４〜5μｍ程度に形成して半導
体基体を形成する（第３図ａ参照）。このエピタ
キシヤル層２の主表面に表面保護の為の熱酸化処
理を施して熱酸化物（SiO2膜）３を約１〜2μｍ
形成する。その後、エツチング工程によつて開口
部６を設ける（第３図ｂ参照）。次に、イオン注
入法によつてＮ型の不純物元素を加速電圧が
130KeVであつて、ドーズ量が（２〜３）×1013cm
-2の条件にて開口部６にエピタキシヤル層２主表
面が露呈する開口部６に打ち込む。尚、イオン注
入は、100〜3000Åの酸化膜を通して打ち込んで
もよい。次に、イオン注入によつて生じた格子欠
陥回復とキヤリア回復の為のアニールを兼ねた熱
処理を施して、前記エピタキシヤル層より高不純
物濃度のN++型の拡散層４を形成する（第３図ｃ
参照）。次に、この拡散４層の表面露呈部を包含
し、且つ、拡散層４の拡散深さより浅いP+型拡
散層５を形成して、拡散層４とによりPN接合を
形成する（第３図のｄ参照）。この後は、半導体
基体表裏に電極を形成して可変容量ダイオード素
子を形成する。
上述の従来の可変容量ダイオード素子に於いて
は、Ｐ型の拡散層５の不純物濃度がN+型の拡散
層４やエピタキシヤル層２の夫々の不純物濃度よ
り充分高いとすれば、逆バイアス電圧VRを印加
すると、Ｐ型拡散層５内の空乏層の幅は、非常に
狭く、N+型の拡散層４とエピタキシヤル層２の
領域内の空乏層の拡がりに較べて無視できる程度
である。即ち、第４図で説明すれば、可変容量ダ
イオード素子の可変容量Cjは、Ｎ型の拡散層４拡
散層５とのPN接合で発生する空乏層２０による
接合容量Cj1とエピタキシヤル層２と拡散層５と
のPN接合で発生する空乏層２１による接合容量
Cj2の合成容量と考えられる。エピタキシヤル層
２の不純物濃度は、N+型の拡散層４のそれより
低いので、エピタキシヤル層の空乏層２１の拡が
り幅は、拡散層４の空乏層２０の拡がり幅より大
きくなる。印加電圧VRを増減することによつて
空乏層２０，２１の拡がりが増減するので、容量
Cj1、Cj2が可変し、その合成容量である可変容量
Cjが発生する。
は、Ｐ型の拡散層５の不純物濃度がN+型の拡散
層４やエピタキシヤル層２の夫々の不純物濃度よ
り充分高いとすれば、逆バイアス電圧VRを印加
すると、Ｐ型拡散層５内の空乏層の幅は、非常に
狭く、N+型の拡散層４とエピタキシヤル層２の
領域内の空乏層の拡がりに較べて無視できる程度
である。即ち、第４図で説明すれば、可変容量ダ
イオード素子の可変容量Cjは、Ｎ型の拡散層４拡
散層５とのPN接合で発生する空乏層２０による
接合容量Cj1とエピタキシヤル層２と拡散層５と
のPN接合で発生する空乏層２１による接合容量
Cj2の合成容量と考えられる。エピタキシヤル層
２の不純物濃度は、N+型の拡散層４のそれより
低いので、エピタキシヤル層の空乏層２１の拡が
り幅は、拡散層４の空乏層２０の拡がり幅より大
きくなる。印加電圧VRを増減することによつて
空乏層２０，２１の拡がりが増減するので、容量
Cj1、Cj2が可変し、その合成容量である可変容量
Cjが発生する。
可変容量ダイオード素子の可変容量Cjは、次の
ような関係式で示される。
ような関係式で示される。
Wj∝（2KSε0・（ΦB＋VR）／qN（Ｘ））1/n ……(1)
Cj∝ αKSε0A／Wj ……(2)
但し、Wjは空乏層の幅、Ｎ(x)は不純物濃度、
KSは半導体基板の誘電率、ε0は真空中の誘電率
（8.85×10-12F／m2）、ｑは電子の電荷（1.60×
10-19C）、ΦBはPN接合の拡散電位、ｎは素子の
不純物元素の濃度傾斜で決まる指数、Ａは素子の
面積を表している。
KSは半導体基板の誘電率、ε0は真空中の誘電率
（8.85×10-12F／m2）、ｑは電子の電荷（1.60×
10-19C）、ΦBはPN接合の拡散電位、ｎは素子の
不純物元素の濃度傾斜で決まる指数、Ａは素子の
面積を表している。
上記の(1)(2)式から空乏層の拡がりが、Ｐ型拡散
層５とPN接合を形成する半導体層の不純物濃度
に依存していることが明らかである。従つて、第
４図で説明すれば、可変容量ダイオード素子に逆
バイアス電圧を印加すると、拡散層４より不純物
濃度の低いエピタキシヤル層２の空乏層２１の拡
がり幅Wj2は、拡散層４に拡がる空乏層の幅Wj1
より大きくなり、更に、印加電圧VRを大きくす
ると、空乏層が延びて半導体基板１にぶつかり、
空乏層２１がそれ以上進まない、所謂容量−電圧
特性の飽和傾向を示すことが(1)、(2)式から明らか
である。
層５とPN接合を形成する半導体層の不純物濃度
に依存していることが明らかである。従つて、第
４図で説明すれば、可変容量ダイオード素子に逆
バイアス電圧を印加すると、拡散層４より不純物
濃度の低いエピタキシヤル層２の空乏層２１の拡
がり幅Wj2は、拡散層４に拡がる空乏層の幅Wj1
より大きくなり、更に、印加電圧VRを大きくす
ると、空乏層が延びて半導体基板１にぶつかり、
空乏層２１がそれ以上進まない、所謂容量−電圧
特性の飽和傾向を示すことが(1)、(2)式から明らか
である。
この状態を第５図の容量−電圧特性を示した図
で説明すれば、従来の可変容量ダイオード素子に
あつては、印加電圧V1が約15Vを過ぎると曲線
の傾斜がゆるくなり、印加電圧VSで飽和傾向を
示し、容量はCSで飽和する。このように従来の可
変容量ダイオード素子では、周辺から延びている
空乏層によつて、容量Cjの電圧変化比が小さくな
り、飽和となる欠点がある。従つて、高周波直列
抵抗RSを増すことなく、性能指数Ｑを大きくし、
容量−電圧特性の飽和傾向を改善するのが課題で
ある。
で説明すれば、従来の可変容量ダイオード素子に
あつては、印加電圧V1が約15Vを過ぎると曲線
の傾斜がゆるくなり、印加電圧VSで飽和傾向を
示し、容量はCSで飽和する。このように従来の可
変容量ダイオード素子では、周辺から延びている
空乏層によつて、容量Cjの電圧変化比が小さくな
り、飽和となる欠点がある。従つて、高周波直列
抵抗RSを増すことなく、性能指数Ｑを大きくし、
容量−電圧特性の飽和傾向を改善するのが課題で
ある。
これらの問題点を改善する為にエピタキシヤル
層２の厚さｔを厚くすることで空乏層２１が半導
体基板１にぶつかるのを防ぐことができる。しか
し、拡散層４直下が厚くなることで、高周波直列
抵抗RSが大きくなり、性能指数Ｑが低下する欠
点がある。従つて、従来のものよりエピタキシヤ
ル層２を厚くすることはできない。
層２の厚さｔを厚くすることで空乏層２１が半導
体基板１にぶつかるのを防ぐことができる。しか
し、拡散層４直下が厚くなることで、高周波直列
抵抗RSが大きくなり、性能指数Ｑが低下する欠
点がある。従つて、従来のものよりエピタキシヤ
ル層２を厚くすることはできない。
本発明は、上述の如き課題を解消する為になさ
れたものであつて、その主な目的は、従来の容量
−電圧特性の飽和傾向を改善し、高周波直列抵抗
RSが小さく、且つ、性能指数Ｑを低下させるこ
とのない可変容量ダイオード素子とその製造方法
を提供するものである。
れたものであつて、その主な目的は、従来の容量
−電圧特性の飽和傾向を改善し、高周波直列抵抗
RSが小さく、且つ、性能指数Ｑを低下させるこ
とのない可変容量ダイオード素子とその製造方法
を提供するものである。
第１導電型の半導体基板に該第１の導電型で半
導体基板より高比抵抗の第１導電型のエピタキシ
ヤル層を気相成長方によつて形成し、該エピタキ
シヤル層の主表面に熱酸化膜を形成し、該熱酸化
膜をエツチングにより除去して第１の開口部を形
成し、該第１の開口部にイオン注入によつて第１
導電型の不純物元素を深く打ち込み拡散させて第
１の拡散層を形成し、この拡散工程によつて該第
１の開口部に被着された熱酸化膜を該第１の開口
部内に第２の開口部を形成すべくエツチングによ
つて除去し、その後、該第２の開口部にイオン注
入によつて第２導電型不純物元素を打ち込み拡散
を行つて、該エピタキシヤル層より低比抵抗の第
２の拡散層を形成し、続いて該第１の開口部より
大きく第３の開口部をエツチングによつて除去し
て該第３の開口部からイオン注入によつて第２導
電型の不純物元素を打ち込み、ランプアニール工
程を経て該第１の拡散層を覆う浅い第２導電型の
第３の拡散層を形成することによつてPN接合を
形成する。
導体基板より高比抵抗の第１導電型のエピタキシ
ヤル層を気相成長方によつて形成し、該エピタキ
シヤル層の主表面に熱酸化膜を形成し、該熱酸化
膜をエツチングにより除去して第１の開口部を形
成し、該第１の開口部にイオン注入によつて第１
導電型の不純物元素を深く打ち込み拡散させて第
１の拡散層を形成し、この拡散工程によつて該第
１の開口部に被着された熱酸化膜を該第１の開口
部内に第２の開口部を形成すべくエツチングによ
つて除去し、その後、該第２の開口部にイオン注
入によつて第２導電型不純物元素を打ち込み拡散
を行つて、該エピタキシヤル層より低比抵抗の第
２の拡散層を形成し、続いて該第１の開口部より
大きく第３の開口部をエツチングによつて除去し
て該第３の開口部からイオン注入によつて第２導
電型の不純物元素を打ち込み、ランプアニール工
程を経て該第１の拡散層を覆う浅い第２導電型の
第３の拡散層を形成することによつてPN接合を
形成する。
本発明の可変容量ダイオード素子は、N-型エ
ピタキシヤル層より高濃度のN+型拡散層をイオ
ン注入によつて深く形成し、そのN+型拡散層の
表面露呈部に囲まれた領域内に拡散長の深いP+
型拡散層を形成し、従来のPN接合より深い位置
にPN接合を形成するとともに、側面にもN+型拡
散層を含むPN接合を形成することによつて、
PN接合のＮ型拡散層の不純物濃度を高く保ち、
且つ、N+型拡散層の主表面露呈部を覆うように
浅い蓋状のP++型拡散層を形成することにより、
浅い位置とそれより深い位置にPN接合を形成し
て、容量−電圧特性を改善するものである。
ピタキシヤル層より高濃度のN+型拡散層をイオ
ン注入によつて深く形成し、そのN+型拡散層の
表面露呈部に囲まれた領域内に拡散長の深いP+
型拡散層を形成し、従来のPN接合より深い位置
にPN接合を形成するとともに、側面にもN+型拡
散層を含むPN接合を形成することによつて、
PN接合のＮ型拡散層の不純物濃度を高く保ち、
且つ、N+型拡散層の主表面露呈部を覆うように
浅い蓋状のP++型拡散層を形成することにより、
浅い位置とそれより深い位置にPN接合を形成し
て、容量−電圧特性を改善するものである。
本発明の可変容量ダイオード素子について第１
図、第２図に基づいて、可変容量ダイオード素子
とその製造方法について説明する。
図、第２図に基づいて、可変容量ダイオード素子
とその製造方法について説明する。
Ｎ型であつて低抵抗の半導体基板１に気相成長
法によつて、Ｎ型で半導体基板１より高比抵抗の
例えば1Ωcm前後の比抵抗を有するエピタキシヤ
ル層２を従来のものと同じ４〜5μｍの厚さに形
成する（第１図ａ参照）。エピタキシヤル層２の
主表面に表面保護の為の熱酸化膜（SiO2膜）３
を熱酸化処理によつて１〜2μｍの厚さに形成し
た後に、熱酸化膜をエツチングにより除去して開
口部７を設ける。その開口部７からイオン注入に
よつて、Ｎ型の不純物元素（燐、砒素等）を、加
速電圧が130keV、ドーズ量が（２〜３）×1013cm
-2の条件にて開口部７を通してエピタキシヤル層
２に注入する。その後、イオン注入による格子欠
陥回復とキヤリア回復の為のアニールを兼ねた熱
処理を施すと共に熱拡散を行つて、その拡散層８
の拡散長を３〜4μｍとする（第１図ｂ参照）。こ
の拡散工程で開口部７に形成された熱酸化膜を、
開口部７内に開口部９を形成すべくエツチングに
よつて除去する。無論、開口部９は、拡散工程に
より熱酸化膜が被着して開口面積の縮小した開口
部７を用いて次のイオン注入工程を行つてもよ
い。この開口部９、又は７にＰ型の不純物元素
（ボロン等）を、加速電圧が100keV、ドーズ量が
（５〜８）×1013cm-2の条件にて開口部９からイオ
ン注入によつて打ち込み、拡散層８の内側に拡散
層１０を形成する（第１図ｃ）。この拡散工程で
は、開口部９を設けることなく、開口部７を用い
て拡散層１０を形成するセルフアライメント技術
を用いてよい。次に、拡散層１０の拡散領域が主
表面から露呈した開口部１１を形成すべく熱酸化
膜が除去され、イオン注入によつて、Ｐ型の不純
物元素（ボロン等）が、加速電圧20keV、ドーズ
量（５〜８）×1013cm-2の条件にて開口部１１に
打ち込まれ、P++型の拡散層１２が形成される
（第１図ｄ）。この拡散層１２は、シヤロー拡散技
術である赤外線による急速加熱処理工程であるラ
ンプアニール工程等でイオン注入によつて生じた
格子欠陥回復とキヤリア回復を行う。続いて、こ
の半導体基板表裏に導電体を被着して電極形成す
る。
法によつて、Ｎ型で半導体基板１より高比抵抗の
例えば1Ωcm前後の比抵抗を有するエピタキシヤ
ル層２を従来のものと同じ４〜5μｍの厚さに形
成する（第１図ａ参照）。エピタキシヤル層２の
主表面に表面保護の為の熱酸化膜（SiO2膜）３
を熱酸化処理によつて１〜2μｍの厚さに形成し
た後に、熱酸化膜をエツチングにより除去して開
口部７を設ける。その開口部７からイオン注入に
よつて、Ｎ型の不純物元素（燐、砒素等）を、加
速電圧が130keV、ドーズ量が（２〜３）×1013cm
-2の条件にて開口部７を通してエピタキシヤル層
２に注入する。その後、イオン注入による格子欠
陥回復とキヤリア回復の為のアニールを兼ねた熱
処理を施すと共に熱拡散を行つて、その拡散層８
の拡散長を３〜4μｍとする（第１図ｂ参照）。こ
の拡散工程で開口部７に形成された熱酸化膜を、
開口部７内に開口部９を形成すべくエツチングに
よつて除去する。無論、開口部９は、拡散工程に
より熱酸化膜が被着して開口面積の縮小した開口
部７を用いて次のイオン注入工程を行つてもよ
い。この開口部９、又は７にＰ型の不純物元素
（ボロン等）を、加速電圧が100keV、ドーズ量が
（５〜８）×1013cm-2の条件にて開口部９からイオ
ン注入によつて打ち込み、拡散層８の内側に拡散
層１０を形成する（第１図ｃ）。この拡散工程で
は、開口部９を設けることなく、開口部７を用い
て拡散層１０を形成するセルフアライメント技術
を用いてよい。次に、拡散層１０の拡散領域が主
表面から露呈した開口部１１を形成すべく熱酸化
膜が除去され、イオン注入によつて、Ｐ型の不純
物元素（ボロン等）が、加速電圧20keV、ドーズ
量（５〜８）×1013cm-2の条件にて開口部１１に
打ち込まれ、P++型の拡散層１２が形成される
（第１図ｄ）。この拡散層１２は、シヤロー拡散技
術である赤外線による急速加熱処理工程であるラ
ンプアニール工程等でイオン注入によつて生じた
格子欠陥回復とキヤリア回復を行う。続いて、こ
の半導体基板表裏に導電体を被着して電極形成す
る。
本発明の可変容量ダイオード素子にあつては、
第２図に示すように空乏層の拡がり幅は、逆バイ
アス電圧が印加されることにより、PN接合J1直
下の空乏層１２、及びP+型拡散層１０とN+型拡
散層８とのPN接合J2による横側に発生する空乏
層と、N-型エピタキシヤル層２とP++型の拡散
層１２とのPN接合J3による空乏層との和である
空乏層１３が、第２図の如く発生する。
第２図に示すように空乏層の拡がり幅は、逆バイ
アス電圧が印加されることにより、PN接合J1直
下の空乏層１２、及びP+型拡散層１０とN+型拡
散層８とのPN接合J2による横側に発生する空乏
層と、N-型エピタキシヤル層２とP++型の拡散
層１２とのPN接合J3による空乏層との和である
空乏層１３が、第２図の如く発生する。
従来の可変容量ダイオード素子の容量−電圧特
性は、第５図イに示すように印加電圧VRがVSの
値となつたときに容量が飽和する。それに対し
て、本発明の可変容量ダイオード素子は、第５図
ロに示すように印加電圧をV1まで拡大すること
ができる。エピタキシヤル層２の厚さｔを従来の
ものより厚くすることなく、P++型拡散層１２の
拡散長を浅いものとして主表面近傍にPN接合を
形成するとともに、主なPN接合J1部を深い位置
に形成した為に、PN接合J1直下の空乏層１２と
接合J2，J3の空乏層１３の延びを略均等なものと
することができる。従つて、拡散層１２が薄く形
成させれる分、従来の可変容量ダイオード素子と
比較して、空乏層の拡がる範囲を増やすことがで
きるので、印加電圧VRに対する容量変化の範囲
を大きくとれる。即ち、エピタキシヤル層の厚さ
ｔを増すことなく、従来のものより容量Cjが飽和
に達する電圧Vsを高めることができ、而も、高
周波直列抵抗RS、及び性能指数Ｑを劣化させる
ことがない。
性は、第５図イに示すように印加電圧VRがVSの
値となつたときに容量が飽和する。それに対し
て、本発明の可変容量ダイオード素子は、第５図
ロに示すように印加電圧をV1まで拡大すること
ができる。エピタキシヤル層２の厚さｔを従来の
ものより厚くすることなく、P++型拡散層１２の
拡散長を浅いものとして主表面近傍にPN接合を
形成するとともに、主なPN接合J1部を深い位置
に形成した為に、PN接合J1直下の空乏層１２と
接合J2，J3の空乏層１３の延びを略均等なものと
することができる。従つて、拡散層１２が薄く形
成させれる分、従来の可変容量ダイオード素子と
比較して、空乏層の拡がる範囲を増やすことがで
きるので、印加電圧VRに対する容量変化の範囲
を大きくとれる。即ち、エピタキシヤル層の厚さ
ｔを増すことなく、従来のものより容量Cjが飽和
に達する電圧Vsを高めることができ、而も、高
周波直列抵抗RS、及び性能指数Ｑを劣化させる
ことがない。
更に、拡散層１２が拡散層８より張り出した部
分の長さｌを、更に大きくして素子の面積Ａを大
きくすると、(2)式から明らかなように空乏層１３
の横側の容量Cj2の影響が大きくすることが可能
であり、合成容量Cjの電圧に対する容量可変比を
大きくすることも可能である。即ち、この部分ｌ
の長さを調整することで、素子の最大の容量を設
定することができる。
分の長さｌを、更に大きくして素子の面積Ａを大
きくすると、(2)式から明らかなように空乏層１３
の横側の容量Cj2の影響が大きくすることが可能
であり、合成容量Cjの電圧に対する容量可変比を
大きくすることも可能である。即ち、この部分ｌ
の長さを調整することで、素子の最大の容量を設
定することができる。
本発明の可変容量ダイオード素子は、従来の可
変容量ダイオード素子の容量−電圧特性が、20V
程度の印加電圧で飽和傾向にあるのに対して、
25Vを越えないと飽和することのない良好な特性
を示すものである。無論、数ボルト程度の低電圧
で使用される可変容量ダイオード素子にあつても
同様に容量−電圧特性の飽和傾向を抑えて可変電
圧範囲を広くすることができる。而も、本発明の
可変容量ダイオード素子の製造方法によれば、高
周波直列抵抗RSを増大させて性能指数Ｑを劣化
させることなく容量−電圧特性を改善することが
できるものである。
変容量ダイオード素子の容量−電圧特性が、20V
程度の印加電圧で飽和傾向にあるのに対して、
25Vを越えないと飽和することのない良好な特性
を示すものである。無論、数ボルト程度の低電圧
で使用される可変容量ダイオード素子にあつても
同様に容量−電圧特性の飽和傾向を抑えて可変電
圧範囲を広くすることができる。而も、本発明の
可変容量ダイオード素子の製造方法によれば、高
周波直列抵抗RSを増大させて性能指数Ｑを劣化
させることなく容量−電圧特性を改善することが
できるものである。
本発明の可変容量ダイオード素子の製造方法に
よれば、イオン注入法によつてＰ型拡散層を深く
形成することで、PN接合形成部のエピタキシヤ
ル層をエツチングにより除去した後に拡散を行つ
てPN接合を形成する必要もなくエピタキシヤル
層の深い位置にPN接合を形成することが可能で
ある。従つて、エピタキシヤル層のエツチング工
程による歩留りの劣化が生じることもない。又、
ランプアニール工程等のシヤロー拡散技術を用い
て、浅いP++型拡散層を形成して半導体基体主表
面近傍に容易にPN接合が形成できる為に、素子
の耐圧を劣化させることもない。
よれば、イオン注入法によつてＰ型拡散層を深く
形成することで、PN接合形成部のエピタキシヤ
ル層をエツチングにより除去した後に拡散を行つ
てPN接合を形成する必要もなくエピタキシヤル
層の深い位置にPN接合を形成することが可能で
ある。従つて、エピタキシヤル層のエツチング工
程による歩留りの劣化が生じることもない。又、
ランプアニール工程等のシヤロー拡散技術を用い
て、浅いP++型拡散層を形成して半導体基体主表
面近傍に容易にPN接合が形成できる為に、素子
の耐圧を劣化させることもない。
更に、ランプアニール工程によつてP++型拡散
層１２が極めて薄く形成できるので、空乏層１３
が半導体基板１に到達する距離が増す為に、従来
の可変容量ダイオード素子のエピタキシヤル層２
より薄くすることも可能であり、高周波直列抵抗
RSを小さくして、性能指数Ｑを高めることも可
能である。又、拡散層１０の拡散工程でセルフア
ライメント技術を用いれば、従来の拡散マスクと
同じもので製造工程が可能な利点を有する。
層１２が極めて薄く形成できるので、空乏層１３
が半導体基板１に到達する距離が増す為に、従来
の可変容量ダイオード素子のエピタキシヤル層２
より薄くすることも可能であり、高周波直列抵抗
RSを小さくして、性能指数Ｑを高めることも可
能である。又、拡散層１０の拡散工程でセルフア
ライメント技術を用いれば、従来の拡散マスクと
同じもので製造工程が可能な利点を有する。
無論、拡散層１２が拡散層８より張り出した部
分の長さｌを調整することで素子の面積Ａが任意
に設定できるので、容量Cj2の値を調整すること
が可能であり、以て可変容量Cjを調整することが
できる。即ち、ｌを調整することで可変容量ダイ
オード素子の容量−電圧特性を可変させることが
可能である利点を有する。
分の長さｌを調整することで素子の面積Ａが任意
に設定できるので、容量Cj2の値を調整すること
が可能であり、以て可変容量Cjを調整することが
できる。即ち、ｌを調整することで可変容量ダイ
オード素子の容量−電圧特性を可変させることが
可能である利点を有する。
第１図は、本発明の可変容量ダイオード素子の
製造工程を示す断面図、第２図は、本発明の可変
容量ダイオード素子の空乏層の拡がりを説明する
為の断面図、第３図は、従来の可変容量ダイオー
ド素子の製造工程を示す断面図、第４図は、従来
の可変容量ダイオード素子の空乏層の拡がりを示
す為の断面図、第５図は、可変容量ダイオード素
子の容量−電圧特性を示す図である。 １：半導体基板、２：エピタキシヤル層、３：
熱酸化膜、７，９，１１：開口部、８：Ｎ型拡散
層、１０：Ｐ型拡散層、１２：Ｐ型拡散層、１
２，１３：空乏層、J1，J2，J3：PN接合。
製造工程を示す断面図、第２図は、本発明の可変
容量ダイオード素子の空乏層の拡がりを説明する
為の断面図、第３図は、従来の可変容量ダイオー
ド素子の製造工程を示す断面図、第４図は、従来
の可変容量ダイオード素子の空乏層の拡がりを示
す為の断面図、第５図は、可変容量ダイオード素
子の容量−電圧特性を示す図である。 １：半導体基板、２：エピタキシヤル層、３：
熱酸化膜、７，９，１１：開口部、８：Ｎ型拡散
層、１０：Ｐ型拡散層、１２：Ｐ型拡散層、１
２，１３：空乏層、J1，J2，J3：PN接合。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の半導体基板主表面に該第１導電
型で半導体基板より高比抵抗の第１導電型のエピ
タキシヤル層が形成された半導体基体と、該エピ
タキシヤル層より低比抵抗であり、該エピタキシ
ヤル層に深く拡散された第１導電型の第１の拡散
層と、該第１の拡散層に囲まれ該第１の拡散層と
PN接合を形成する該第１の拡散層より低比抵抗
の第２導電型の第２の拡散層と、該第１の拡散層
の主表面露呈部を覆う浅い第２導電型の第３の拡
散層と、該半導体基体表裏に形成された電極とか
らなることを特徴とする可変容量ダイオード素
子。 ２ 第１導電型の半導体基板に該第１の導電型で
半導体基板より高比抵抗の第１導電型のエピタキ
シヤル層を気相成長によつて形成し、該エピタキ
シヤル層の主表面に熱酸化膜を形成した後、該熱
酸化膜を除去して第１の開口部を形成し、該第１
の開口部にイオン注入によつて第１導電型の不純
物元素を深く打ち込み第１の拡散工程を行つて第
１の拡散層を形成し、該第１の開口部内側に第２
の開口部を形成すべく該拡散工程によつて該第１
の開口部に形成された酸化膜を除去した後、該第
２の開口部からイオン注入によつて、第２導電型
の不純物元素を打ち込み、該第１の拡散層より浅
く該エピタキシヤル層より低比抵抗の第２導電型
の第２の拡散層を形成し、該第１の開口部より大
きな第３の開口部を形成すべく熱酸化膜を除去し
て該第３の開口部を形成し、該第３の開口部から
イオン注入によつて第２導電型の不純物元素を打
ち込み、続いて該第２の拡散層を覆う浅い第１導
電型の拡散層が形成されたことを特徴とする可変
容量ダイオード素子の製造方法。 ３ 前記第２の拡散層の製造工程に於いて、第１
の開口部を用いて形成することを特徴とする特許
請求の範囲第２項記載の可変容量ダイオード素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088589A JPH02191376A (ja) | 1989-01-19 | 1989-01-19 | 可変容量ダイオード素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1088589A JPH02191376A (ja) | 1989-01-19 | 1989-01-19 | 可変容量ダイオード素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02191376A JPH02191376A (ja) | 1990-07-27 |
| JPH0573356B2 true JPH0573356B2 (ja) | 1993-10-14 |
Family
ID=11762772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1088589A Granted JPH02191376A (ja) | 1989-01-19 | 1989-01-19 | 可変容量ダイオード素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191376A (ja) |
-
1989
- 1989-01-19 JP JP1088589A patent/JPH02191376A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02191376A (ja) | 1990-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697332A (en) | Method of making tri-well CMOS by self-aligned process | |
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| JPS6392058A (ja) | モノリシック高電圧半導体デバイスの製造方法 | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| US3947866A (en) | Ion implanted resistor having controlled temperature coefficient and method | |
| US5485028A (en) | Semiconductor device having a single crystal semiconductor layer formed on an insulating film | |
| US5024955A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| US4440580A (en) | Method of fabricating an integrated bipolar planar transistor by implanting base and emitter regions through the same insulating layer | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| US5017950A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| JPH0573356B2 (ja) | ||
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| US4127864A (en) | Semiconductor device | |
| JPH0568108B2 (ja) | ||
| JPH0574234B2 (ja) | ||
| JPH0574233B2 (ja) | ||
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JP3105229B2 (ja) | 半導体装置及びその製造方法 | |
| JP2841419B2 (ja) | 多結晶ダイオードおよびその製造方法 | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JPH04177770A (ja) | 可変容量ダイオードおよびその製造方法 | |
| JPH01220856A (ja) | 半導体装置 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |