JPH02201658A - プリント基板の機能確認方式 - Google Patents
プリント基板の機能確認方式Info
- Publication number
- JPH02201658A JPH02201658A JP1021675A JP2167589A JPH02201658A JP H02201658 A JPH02201658 A JP H02201658A JP 1021675 A JP1021675 A JP 1021675A JP 2167589 A JP2167589 A JP 2167589A JP H02201658 A JPH02201658 A JP H02201658A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- master
- function
- communication channel
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 7
- 238000012790 confirmation Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 abstract description 22
- 238000012795 verification Methods 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 description 26
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000013024 troubleshooting Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、cpu機能及び他系と接続する通信機能を
有したプリント基板の機能をテスタで検証するプリント
基板の機能確認方式に関するものである。
有したプリント基板の機能をテスタで検証するプリント
基板の機能確認方式に関するものである。
第2図は、従来のCPU機能と通信機能を存したプリン
ト基板(以下カードと略記する)の機能試験装置を示し
ている。図において、(1)は被試験カードの制御部の
CPU部、(2)は他系と情報を送受信する通信部、(
3)はテスター側の通信部、(4)は試験の際制御の中
心となるマスターCPU部、(5)+61. (7)は
通信部(2)の通信チャンネルである。ここでは、通信
チャンネルを3チャンネル備えたカードの場合について
説明する。
ト基板(以下カードと略記する)の機能試験装置を示し
ている。図において、(1)は被試験カードの制御部の
CPU部、(2)は他系と情報を送受信する通信部、(
3)はテスター側の通信部、(4)は試験の際制御の中
心となるマスターCPU部、(5)+61. (7)は
通信部(2)の通信チャンネルである。ここでは、通信
チャンネルを3チャンネル備えたカードの場合について
説明する。
次に、試験動作の1例について説明する。試験を開始す
ると、マスタCPU部(4)は、通信部(3)の通信用
チャンネルAch(5)を、マスタ通信チャンネルとし
て、通信部(2)にコマンドデータを転送する。
ると、マスタCPU部(4)は、通信部(3)の通信用
チャンネルAch(5)を、マスタ通信チャンネルとし
て、通信部(2)にコマンドデータを転送する。
そのコマンドデータに伴い被試験カードのCPU部(1
)が、自己機能検証を開始する。その自己検証データを
通(言用チャンネルへchf5)、Bcht6)、Cc
h(7)のいずれかを介し通信部(3)に再転送する。
)が、自己機能検証を開始する。その自己検証データを
通(言用チャンネルへchf5)、Bcht6)、Cc
h(7)のいずれかを介し通信部(3)に再転送する。
テスターのマスタCPU部(4)は、そのデータより判
断し良否の結果を出力する。このプロセスを、被試験カ
ードの各機能毎に繰り返し、カードの全機能の良否判定
を行なう。
断し良否の結果を出力する。このプロセスを、被試験カ
ードの各機能毎に繰り返し、カードの全機能の良否判定
を行なう。
いずれの機能試験においても、マスタCPU部(4)は
、マスタ通信チャンネルである通信用チャンネルA c
h (5)を介し、被試験カードのCPU部(1)に
コマンドデータを転送する。
、マスタ通信チャンネルである通信用チャンネルA c
h (5)を介し、被試験カードのCPU部(1)に
コマンドデータを転送する。
従来の試験方式は、以」二の様に構成されているので、
被試験側にコマンドデータを転送する際、必ずマスタ通
信チャンネルを介さねばならず、被試験カードの他機能
が正常であっても、被試験カードのマスタ通信チャンネ
ル1c11のみ故障していると被試験側にコマンドデー
タが送れないため、被試験カードの自己機能の検証がで
きない、つまりカードの各機能の健全性が試験できない
といった課題があった。
被試験側にコマンドデータを転送する際、必ずマスタ通
信チャンネルを介さねばならず、被試験カードの他機能
が正常であっても、被試験カードのマスタ通信チャンネ
ル1c11のみ故障していると被試験側にコマンドデー
タが送れないため、被試験カードの自己機能の検証がで
きない、つまりカードの各機能の健全性が試験できない
といった課題があった。
この発明は、上記のような課題を解決するためなされた
もので、被試験カードのマスター通信ヂャンネルlch
が故障した場合でも、被試験カードの他機能全ての健全
性の切り分けができるプリント基板機能確認方式を得る
事を目的とする。
もので、被試験カードのマスター通信ヂャンネルlch
が故障した場合でも、被試験カードの他機能全ての健全
性の切り分けができるプリント基板機能確認方式を得る
事を目的とする。
この発明に係る裁板機能確認方式は、マスタ通信チャン
ネルの切り換え、選択を行ない、つまり使用用能チャン
ネルをマスタ通信チャンネルとし、被試験カードの全機
能の健全性を判定出来る様にしたもの−にある。
ネルの切り換え、選択を行ない、つまり使用用能チャン
ネルをマスタ通信チャンネルとし、被試験カードの全機
能の健全性を判定出来る様にしたもの−にある。
この発明乙1′おいて、正常はチャンネルが1c11で
も存在すれば、その正常な千ヤンネルをマスタ通信チャ
ン:?、、+11..!−1,7濱択゛する事により、
コマンドデータ及び検証Y−りは、そのチャンネルから
送受信でき、被試験カー1゛の全機能の良否判定ができ
る。
も存在すれば、その正常な千ヤンネルをマスタ通信チャ
ン:?、、+11..!−1,7濱択゛する事により、
コマンドデータ及び検証Y−りは、そのチャンネルから
送受信でき、被試験カー1゛の全機能の良否判定ができ
る。
以下、この発明の一実施例を図について説明する。図1
において、(1)は、被試験カードの制御部のCPU部
、(2)は、他系と情報を送受信する通信部、(3)は
テスター側の通信部、(4)は試験の際制御の中心とな
るマスタCP I−,1部、(5)はテスタ側のマスタ
通信チャンネル、(5a) (6a) (7a)は、被
試験カード側の通信チャンネルであり、氷菓のマスター
通信チャンネルとなり得るチャンネルである。
において、(1)は、被試験カードの制御部のCPU部
、(2)は、他系と情報を送受信する通信部、(3)は
テスター側の通信部、(4)は試験の際制御の中心とな
るマスタCP I−,1部、(5)はテスタ側のマスタ
通信チャンネル、(5a) (6a) (7a)は、被
試験カード側の通信チャンネルであり、氷菓のマスター
通信チャンネルとなり得るチャンネルである。
次に、上記実施例の動作について説明する。マスタCP
U部(4)は、テスタ側の通信用チャンネルを複数の中
から−のAch(51をマスタ通信チャンネルに設定す
る。次いでマスター通信チャンネルの選択動作にはいる
。試験を開始すると、マスタCPU部(4)は、被試験
カードの各チャンネルに優先順位を設定する。その優先
順位の最も高いチャンネルに一度コマントデータを転送
する。CPU部(1)は、そのコマンドデータで伴ない
、転送されて来たチャンネルより、受信データを折り返
し送信する。その受信データにより、マスタCPU部(
4)は、そのチャンネルの健全性を判定する。この動作
を優先順位の高い順、(例えば、(5a)−・(6a)
=(7a)の順)に繰り返し、正常チャンネルと判断す
るとすくに、そのチャンネルをマスター通信チャンネル
とし、コマンドデータを転送する。CP 0部(J、l
で自己機能検証後、選択されたマスター通信ヂャンネル
より、検証データを転送する。即ち、正常チャンネルが
Ichでもあれば、被試験カードとテスタとのコマンド
データの送受信が可能となり、全機能の検証が可能とな
る。
U部(4)は、テスタ側の通信用チャンネルを複数の中
から−のAch(51をマスタ通信チャンネルに設定す
る。次いでマスター通信チャンネルの選択動作にはいる
。試験を開始すると、マスタCPU部(4)は、被試験
カードの各チャンネルに優先順位を設定する。その優先
順位の最も高いチャンネルに一度コマントデータを転送
する。CPU部(1)は、そのコマンドデータで伴ない
、転送されて来たチャンネルより、受信データを折り返
し送信する。その受信データにより、マスタCPU部(
4)は、そのチャンネルの健全性を判定する。この動作
を優先順位の高い順、(例えば、(5a)−・(6a)
=(7a)の順)に繰り返し、正常チャンネルと判断す
るとすくに、そのチャンネルをマスター通信チャンネル
とし、コマンドデータを転送する。CP 0部(J、l
で自己機能検証後、選択されたマスター通信ヂャンネル
より、検証データを転送する。即ち、正常チャンネルが
Ichでもあれば、被試験カードとテスタとのコマンド
データの送受信が可能となり、全機能の検証が可能とな
る。
なお、上記実施例では、通信部(3)のAch(51を
マスター通信ヂャンネルとする場合のみについて示した
が、他のチャンネルをマスター通信チャンネルとしても
良い。
マスター通信ヂャンネルとする場合のみについて示した
が、他のチャンネルをマスター通信チャンネルとしても
良い。
また、チャンネルに優先順位を位置づけ、優先順位の高
い順にコマンドデータを転送する例を示したが、全チャ
ンネルに、−度データを送信し、正常なチャンネルを選
択する方法でも良い。
い順にコマンドデータを転送する例を示したが、全チャ
ンネルに、−度データを送信し、正常なチャンネルを選
択する方法でも良い。
そして、上記実施例では、通信チャンネルが3chの場
合についてのみ説明したが、2ch以上の複数チャンネ
ルが存在していれば良く、上記実施例と同様の効果を奏
する。
合についてのみ説明したが、2ch以上の複数チャンネ
ルが存在していれば良く、上記実施例と同様の効果を奏
する。
以上の様に、この発明によれば、マスタ通信チャンネル
を切り換え、選択できる様に構成したので、被試験カー
ドの他機能の健全性の切り分けができると同時に、トラ
ブルシューティングの絞り込みが出来る事になり、試験
時間の短縮、試験の効率が向上するなどの効果がある。
を切り換え、選択できる様に構成したので、被試験カー
ドの他機能の健全性の切り分けができると同時に、トラ
ブルシューティングの絞り込みが出来る事になり、試験
時間の短縮、試験の効率が向上するなどの効果がある。
第1図は、この発明の一実施例による機能確認方式の構
成図、第2図は従来の機能確認方式の構成を示す構造図
である。図において、(1)はCPU部、(2)は通信
部、(3)はテスター側通信部、(4)はテスター側マ
スタCPU部、(51〜(71及び(5a) 〜(7a
)は通信用チャンネルである。 なお、図中、同一符号は同一、又は相当部分を示す。
成図、第2図は従来の機能確認方式の構成を示す構造図
である。図において、(1)はCPU部、(2)は通信
部、(3)はテスター側通信部、(4)はテスター側マ
スタCPU部、(51〜(71及び(5a) 〜(7a
)は通信用チャンネルである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- CPU機能及び他系と接続する通信機能を有したプリン
ト基板の機能をテスタで検証する機能確認方式において
、他系とコマンドデータを送受信する際の上記プリント
基板内のマスタ通信チャンネルを選択的に切り換えて上
記テスタからコマンドデータを送ることを特徴とするプ
リント基板の機能確認方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021675A JPH02201658A (ja) | 1989-01-31 | 1989-01-31 | プリント基板の機能確認方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021675A JPH02201658A (ja) | 1989-01-31 | 1989-01-31 | プリント基板の機能確認方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02201658A true JPH02201658A (ja) | 1990-08-09 |
Family
ID=12061632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1021675A Pending JPH02201658A (ja) | 1989-01-31 | 1989-01-31 | プリント基板の機能確認方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02201658A (ja) |
-
1989
- 1989-01-31 JP JP1021675A patent/JPH02201658A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0668041A (ja) | コンピュータ・システム | |
US5099480A (en) | Method of testing bit errors in isdn circuits | |
US4485467A (en) | Digital information switch matrix with on-line/off-line diagnostic features | |
JPH02201658A (ja) | プリント基板の機能確認方式 | |
JP2554179B2 (ja) | 導通試験方法 | |
JP2765034B2 (ja) | 信号装置の過負荷試験方式 | |
JP2001034544A (ja) | 共有バス障害診断装置及び方法 | |
JPS61194962A (ja) | 時分割交換機のネツトワ−ク・モジユ−ル | |
JPH06311574A (ja) | 網同期制御方法 | |
JPH0336460B2 (ja) | ||
JPH0530046A (ja) | 基地局試験システム | |
JPS62283733A (ja) | 時分割多重通信方式 | |
JPS6260860B2 (ja) | ||
JPH02135956A (ja) | 自動加入者回線確認試験方式 | |
JPS6225535A (ja) | 2重ル−プデ−タリンクシステムのテスト方法 | |
JPS61173561A (ja) | 低速デ−タチヤネル試験方式 | |
JPH0575673A (ja) | 端末区間二重化における運用系診断方式 | |
JPS63232558A (ja) | デイジタル加入者線装置試験方式 | |
JPH01263575A (ja) | 電子回路の試験方法 | |
JPH05300120A (ja) | ディジタル通信システムにおける装置間接続の確認方法 | |
JPS61141248A (ja) | 交換機試験装置 | |
JPH05199246A (ja) | ネットワーク試験方式 | |
JPS58173944A (ja) | 試験装置 | |
JPS62209944A (ja) | 通信制御装置の診断方式 | |
JPS6225534A (ja) | リンクユニツトのセルフテスト方法 |