JPH02201514A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02201514A
JPH02201514A JP1019574A JP1957489A JPH02201514A JP H02201514 A JPH02201514 A JP H02201514A JP 1019574 A JP1019574 A JP 1019574A JP 1957489 A JP1957489 A JP 1957489A JP H02201514 A JPH02201514 A JP H02201514A
Authority
JP
Japan
Prior art keywords
packages
package
connectors
backboard
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1019574A
Other languages
English (en)
Inventor
Isao Omura
功 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1019574A priority Critical patent/JPH02201514A/ja
Publication of JPH02201514A publication Critical patent/JPH02201514A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は複数枚のパッケージからなる情報処理装置に関
し、特に処理単位が二枚のパッケージに及ぶ場合のパッ
ケージ間の接続を改良した情報処理装置に関する。
[従来の技術] 従来、この種の情報処理装置は、複数のパッケージ間の
信号を接続するため、パッケージ上に設けられたコネク
タをバックボードと呼ばれる複数パッケージが実装可能
な基板上のコネクタへ挿入して接続しており、バックボ
ードは実装された複数のパッケージの信号が夫々法めら
れた実装位置の他のパッケージと接続するように配線さ
れていた。またバックボード側のコネクタだけでは信号
線の接続に不足がある場合には、バックボードから離れ
た位lでコネクタを設けたケーブルでパッケージ間を接
続するようになっていた。
[解決すべき課題] を述した従来の情報処理装置は、CPU、!0ボート等
の処理単位にかかわらず、バックボード又はケーブルを
使用して接続するため、一つの処理中位が二枚のパッケ
ージにまたがる場合等は他の処理単位とのインターフェ
ース信号の他に、処理単位間のインターフェース信号も
必要となりパッケージの入出力信号数は非常に多くなり
、このためにパッケージの入山力信号線の数が制限を超
え、やむをえずデータ幅を小さくする等インターフェイ
スを縮小しなければならなくなり、性能の低下を招く場
合があった。
本発明は上述した問題点にかんがみなされたもので、〜
・つの処理単位が二枚のパッケージにまたがる場合等に
他の処理中位とのインターフェース信号や処理単位間の
インターフェース信号等多くの信号を必要とする場合に
、データ幅を小さくする等の処理を必要としない情報処
理装置の提供を目的とする。
[課題の解決手段] 上記目的を達成するために本発明は、複数のパッケージ
を共通基板上のコネクタに実装して運用する情報処理装
置において、二枚で一つの処理中位を構成する一対のパ
ッケージ夫々に、前記共通基板から離れた位置で対向す
る位置にコネクタを設け、これらコネクタ間に前記二枚
のパッケージ間を接続する第三のパッケージの両端に設
けたコネクタを接続してなる構成としである。
[実施例] 以ド、本3?i明の一実施例について図面を参照して説
明する。
第1図は本発明の一実施例で、バックボード及びパンケ
ージを上から見た図である。1はバックボード(共通基
板)で、バックボード1上にはパッケージを実装するた
めのコネクタが図中のコネクタ11.12を含め複数実
装されている。
21.22は第−及び第二のパフケージで、夫々端部に
コネクタ25.26を備え、これらコネクタ25.26
によりバックボード1上のコネクタ11,12に実装さ
れ、これら二枚で一つの処理単位を構成している。また
、これら第−及び第二のパッケージ21.22上の、バ
ックボード1から離れた位置には、夫々対向する位置に
コネクタ23.24が実装されている。
図中3は、第三のパッケージで1両端にコネクタ31.
32を実装してあり、第−及び第二のパッケージ21.
22のコネクタ23.24に対しコネクタ31.32・
を接続して実装されている。
このパッケージ3においても通常のパッケージと同じく
処理用の回路を実装し、パフケージ21.22の間のイ
ンターフェース信号を処理するようになっている。
即ち、第−及び第二のパッケージ21.22は、バック
ボード1を介して他の処理単位との信号をやり取りし処
理を行なう、第−及び第二のパッケニジ21.22間の
インターフェース信号は、バックボード1を介さずに直
接パッケージ3を介してやり取りされ、パッケージ3で
はこれらの信号を処理又は他方のパッケージへ伝達する
なお、上述゛のように処理単位内でのパッケージ21.
22間のインターフェース信号は、バックボーモ クボードl、ケーブルは他の処理中位とのインターフェ
ースとして採用できる。また処理単位内においてもパッ
ケージ3で処理奢行なうことで実装領域の拡大及びバッ
クボード、ケーブルを介す場合に比べて遅延時間の短縮
が図られる。
[発明の効果] 以上説明したように本発明は、一つの処理単位が二枚の
パッケージで構成されている場合に、これら二枚のパッ
ケージ間に第三のパッケージを設けることにより、処理
単位が二枚にまたがる際のインターフェース信号をバン
クボード若しくはケーブルを介さずに第三のパッケージ
を介して直接パッケージ間でやり取りでき、処理単位が
二枚にわたる場合でもパッケージ、バックボード間の信
号線は、処理単位間のインターフェース信号として活用
でき、更に、第三のパッケージLにも部品を実装可能と
することで実装領域の拡大を図ることができ、また信号
の遅延時間もコネクタを通すだけであるため、バックボ
ード、ケーブルを介する場合よりも小さな値とすること
ができるという効果がある。
【図面の簡単な説明】 第1図は本発明の一実施例をパッケージ、バックボード
の上方から見たモ面図である。 l二バックボード 11.12:コネクタ(バックボード上)21.22:
第一、第二のパッケージ 23.25:コネクタ(第一のパッケージ上)24.2
8:コネクタ(第二のパッケージ上)3:第三のパッケ
ージ 31.32:コネクタ(第三のパッケージ上)代理人 
弁理士 渡 辺 喜 乎

Claims (1)

    【特許請求の範囲】
  1. 複数のパッケージを共通基板上のコネクタに実装して運
    用する情報処理装置において、二枚で一つの処理単位を
    構成する一対のパッケージ夫々に、前記共通基板から離
    れた位置で対向する位置にコネクタを設け、これらコネ
    クタ間に前記二枚のパッケージ間を接続する第三のパッ
    ケージの両端に設けたコネクタを接続してなることを特
    徴とした情報処理装置。
JP1019574A 1989-01-31 1989-01-31 情報処理装置 Pending JPH02201514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1019574A JPH02201514A (ja) 1989-01-31 1989-01-31 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1019574A JPH02201514A (ja) 1989-01-31 1989-01-31 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02201514A true JPH02201514A (ja) 1990-08-09

Family

ID=12003055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1019574A Pending JPH02201514A (ja) 1989-01-31 1989-01-31 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02201514A (ja)

Similar Documents

Publication Publication Date Title
US6047120A (en) Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
JPS6193694A (ja) 集積回路装置
JPH02201514A (ja) 情報処理装置
JPS6227409B2 (ja)
JP3166721B2 (ja) 積層型半導体装置のスタック構造
JPS581445B2 (ja) カイロトウサイヨウカ−ドジツソウホウ
JP2606174B2 (ja) 2階建て電子回路パッケージの実装方式
JPS6347106Y2 (ja)
JP2850790B2 (ja) 配線筐体を用いた配線システム
JPS581446B2 (ja) インタ−フエ−スカイロブジツソウホウ
JP2877358B2 (ja) 多段接続スイッチ網
JPH0639499Y2 (ja) バックボードプリント板分割装置
JPH0250623B2 (ja)
JPS63188961A (ja) 半導体集積回路用パツケ−ジ
JPH04329692A (ja) 両面実装型メモリパッケージ
JPS63173347A (ja) 集積回路部品パツケ−ジ
JPH04243329A (ja) 伝送回路
JPH04262591A (ja) 集積回路の実装方式
JPS63206817A (ja) バス伝送方式
JPS58147194A (ja) 積層回路基板
JPH07200114A (ja) バス回路装置
JPH0387959A (ja) バススロット構造
JPH0276061A (ja) 情報処理装置
JPS60556A (ja) デ−タ伝送装置
JPS63236393A (ja) プリント基板のパタ−ン形成方法