JPS581445B2 - カイロトウサイヨウカ−ドジツソウホウ - Google Patents
カイロトウサイヨウカ−ドジツソウホウInfo
- Publication number
- JPS581445B2 JPS581445B2 JP50098298A JP9829875A JPS581445B2 JP S581445 B2 JPS581445 B2 JP S581445B2 JP 50098298 A JP50098298 A JP 50098298A JP 9829875 A JP9829875 A JP 9829875A JP S581445 B2 JPS581445 B2 JP S581445B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- backboard
- interface
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structure Of Telephone Exchanges (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置等における装置間接続法であり、
詳しくは１架に複数の装置が塔載され、かつ該装置間で
信号伝送が行なわれる場合の回路塔載用カードの実装法
に関するものである。
詳しくは１架に複数の装置が塔載され、かつ該装置間で
信号伝送が行なわれる場合の回路塔載用カードの実装法
に関するものである。
通常装置間の信号伝送を母線方式（以下バス方式と称す
。
。
）で行なう場合、第１図に示す如く、各装置（Ｎ−１，
Ｎ，Ｎ＋１）はバス信号線１上の信号２をインターフェ
ース回路３により受信し、装置内部の論理回路４に送ら
れ、処理される。
Ｎ，Ｎ＋１）はバス信号線１上の信号２をインターフェ
ース回路３により受信し、装置内部の論理回路４に送ら
れ、処理される。
従来、同一架内に複数の装置（Ｎ−１，Ｎ，Ｎ＋１）が
実装され、かつ装置間の信号伝送が第１図に示す様なバ
ス方式で行なわれる場合には第２図，第３図に示す如く
構成されていた。
実装され、かつ装置間の信号伝送が第１図に示す様なバ
ス方式で行なわれる場合には第２図，第３図に示す如く
構成されていた。
装置Ｎを例にとると第３図に示す如くインターフェース
回路３を塔載したインターフェースカード５および増幅
回路、記憶等の回路４を塔載した回路カード６は一枚の
バツクボード７の同一面側例えば前面側８ａに実装され
たシエルフ９に塔載されている。
回路３を塔載したインターフェースカード５および増幅
回路、記憶等の回路４を塔載した回路カード６は一枚の
バツクボード７の同一面側例えば前面側８ａに実装され
たシエルフ９に塔載されている。
更に、詳細に説明するとバツクボード７には、両面に突
出したピン１２ａ，１２ｂが設けてある。
出したピン１２ａ，１２ｂが設けてある。
インターフェースカード５には両側にコネクタ１０ａ，
１０ｂ，１０ｃが設けてあり、コネクタ１０ａは母線例
えばケーブル１３との接続に用いられ、コネクタ１０ｂ
はピン１２ａとの接続に用いられコネクタ１０ｃは他の
装置との接続に用いられる。
１０ｂ，１０ｃが設けてあり、コネクタ１０ａは母線例
えばケーブル１３との接続に用いられ、コネクタ１０ｂ
はピン１２ａとの接続に用いられコネクタ１０ｃは他の
装置との接続に用いられる。
回路カード６には片側にコネクタ１１が設けてありピン
１２ｂとの接続に用いられる。
１２ｂとの接続に用いられる。
ピン１２ａとピン１２ｂとはプリントパターン１４によ
り接続される。
り接続される。
従ってケーブル１３からのバス信号２はコネクタ１０ａ
を介してインターフェース回路３により受信され、コネ
クタ１０ｂ−ピン１２ａ−プリントパターン１４−ピン
１２ｂコネクタ１１を介して回路カード６内の回路４に
伝送され、処理される。
を介してインターフェース回路３により受信され、コネ
クタ１０ｂ−ピン１２ａ−プリントパターン１４−ピン
１２ｂコネクタ１１を介して回路カード６内の回路４に
伝送され、処理される。
又第２図に示す如く装置（Ｎ−１）とＮ間の接続は、ケ
ーブル１３と装置（Ｎ−１）のコネクタ１０ｄによって
行なわれる。
ーブル１３と装置（Ｎ−１）のコネクタ１０ｄによって
行なわれる。
装置Ｎと（Ｎ＋１）の接続は、ケーブル１３ａとコネク
タ１０ｅによって接続される。
タ１０ｅによって接続される。
ケーブル１３とケーブル１３ａの接続は、第３図に示す
様にコネクタ１０ａとコネクタ１０ｃをインターフェー
スカード３のプリントパターン３ａによって行なわれる
。
様にコネクタ１０ａとコネクタ１０ｃをインターフェー
スカード３のプリントパターン３ａによって行なわれる
。
ケーブル１３とケーブル１３ａ間の接続も同様にして行
なわれる。
なわれる。
ここでケーブル１３の本数が増加すると、一枚のインタ
ーフェースカードに塔載できるコネクタの数に限度があ
るため、インターフェースカードを増加しなければなら
ない。
ーフェースカードに塔載できるコネクタの数に限度があ
るため、インターフェースカードを増加しなければなら
ない。
インターフェースカードが増加すると、バツクボードの
片面にインターフェースカードと論理回路カードとを設
けているため、一枚のバツクボードでは、インターフェ
ースカードと回路カードを収容しきれなくなり、１つの
装置を構成するバツクボードとシェルを複数用いる必要
が生じる。
片面にインターフェースカードと論理回路カードとを設
けているため、一枚のバツクボードでは、インターフェ
ースカードと回路カードを収容しきれなくなり、１つの
装置を構成するバツクボードとシェルを複数用いる必要
が生じる。
このためバツクボード間の信号線の処理法が複雑となり
、インターフェースカードと回路カード間の信号線長の
増加により伝送品質の低下、伝送速度の遅延等を生じ、
又バツクボードが増加するため装置が大型化し、高価に
なる欠点があった。
、インターフェースカードと回路カード間の信号線長の
増加により伝送品質の低下、伝送速度の遅延等を生じ、
又バツクボードが増加するため装置が大型化し、高価に
なる欠点があった。
本発明はこれらの欠点を解決するため、インターフェー
スカード５と回路カード６をそれぞれ独立したシエルフ
に収容し、かつ該第二つのシエルフをバツクボードの両
面にそれぞれ設置し、かつバクボードの両面に突出した
ピンより、インターフェースカード群５、と回路カード
群６を接続するようにしたもので以下図面について詳細
に説明する。
スカード５と回路カード６をそれぞれ独立したシエルフ
に収容し、かつ該第二つのシエルフをバツクボードの両
面にそれぞれ設置し、かつバクボードの両面に突出した
ピンより、インターフェースカード群５、と回路カード
群６を接続するようにしたもので以下図面について詳細
に説明する。
本発明の一実施例を第４図に、第５図に第４図の詳細図
を示す。
を示す。
図は装置Ｎの例を示し９ｂはインターフェースカード５
を収容するシエルフ、９ａは回路カード６を収容するシ
エルフ、１５ａ，１５ｂはバツクボード７の両面に突出
し、バツクボード７の両面にカード用コネクタ１０が挿
入可能なピンを示す。
を収容するシエルフ、９ａは回路カード６を収容するシ
エルフ、１５ａ，１５ｂはバツクボード７の両面に突出
し、バツクボード７の両面にカード用コネクタ１０が挿
入可能なピンを示す。
他の部品は従来のものと同じである。
バツクボード７に対しシエルフ９ｂを裏面側８ｂ，シエ
ルフ９ａを前面側８ａに設置し、インターフェースカー
ド５と回路カード６をバックボードピン１５ａ，１５ｂ
に反対側からそれぞれ挿入する。
ルフ９ａを前面側８ａに設置し、インターフェースカー
ド５と回路カード６をバックボードピン１５ａ，１５ｂ
に反対側からそれぞれ挿入する。
例えばカード５ａと６ａ及び５ｂと６ｂをバツクボード
７に対し対象の位置に実装する。
７に対し対象の位置に実装する。
バス信号２はケーブル１３ｂ，１３．１３ａを介して装
置Ｎ−１から装置Ｎ１装置Ｎ＋１へと伝送され例えば装
置Ｎに於いてはインターフェースカード５ａ及び５ｂ内
のインターフェース回路３により受信し、カード５ａで
受信された信号の一部ハバツクボード７上のピン１５ａ
を介し直接回路カード６ａに、残りの信号はバツクボー
ド７内のパターン１４を経由してカード６ｂに伝送され
る。
置Ｎ−１から装置Ｎ１装置Ｎ＋１へと伝送され例えば装
置Ｎに於いてはインターフェースカード５ａ及び５ｂ内
のインターフェース回路３により受信し、カード５ａで
受信された信号の一部ハバツクボード７上のピン１５ａ
を介し直接回路カード６ａに、残りの信号はバツクボー
ド７内のパターン１４を経由してカード６ｂに伝送され
る。
又、インターフェースカード５ｂで受信された信号の一
部はバツクボード７上のピン１５ｂを経由してカード６
ａに伝送され、内部の回路４にてそれぞれ処理される。
部はバツクボード７上のピン１５ｂを経由してカード６
ａに伝送され、内部の回路４にてそれぞれ処理される。
以上説明したように、本発明はバツクボードの両面にイ
ンターフェース用シエルフと回路用シエルフを収容して
いるためケーブルの本数の増加によるバツクボードの枚
数の増加を極力少なくすることができる。
ンターフェース用シエルフと回路用シエルフを収容して
いるためケーブルの本数の増加によるバツクボードの枚
数の増加を極力少なくすることができる。
又これによりインターフェース回路と回路間の信号線長
が減少するため伝送特性（速度の向上、伝送品質の向上
）の向上が可能となり、かつバンクボード枚数の減少に
よりコスト低下が可能となる。
が減少するため伝送特性（速度の向上、伝送品質の向上
）の向上が可能となり、かつバンクボード枚数の減少に
よりコスト低下が可能となる。
この実施例は受信回路を使用した場合を示したが、送信
回路を使用した場合も同様の効果が得られる。
回路を使用した場合も同様の効果が得られる。
又、接続部材としてビンを用いた例を示したが、インタ
ーフェースカードと回路カードがおのおの挿入できる様
なコネクタを用いてもよい。
ーフェースカードと回路カードがおのおの挿入できる様
なコネクタを用いてもよい。
第１図は装置間のケーブルの接続状態を示す図、第２図
は従来のインターフェース及び回路カード群の実装概略
図、第３図は第２図の詳細図、第４図は本発明における
インターフェース及び回路カード群の実装概略図、第５
図は第４図の詳細図を示す。 図において、５はインターフェースカード、６は回路カ
ード、７はバツクボード、９ａ，９ｂはシエルフ、１０
．１１はコネクタ、１２はバックボードに設けたピン、
１３はケーブル、１４はバツクボードに設けたプリント
パターンを示す。
は従来のインターフェース及び回路カード群の実装概略
図、第３図は第２図の詳細図、第４図は本発明における
インターフェース及び回路カード群の実装概略図、第５
図は第４図の詳細図を示す。 図において、５はインターフェースカード、６は回路カ
ード、７はバツクボード、９ａ，９ｂはシエルフ、１０
．１１はコネクタ、１２はバックボードに設けたピン、
１３はケーブル、１４はバツクボードに設けたプリント
パターンを示す。
Claims (1)
- １ 信号を伝送するケーブルを接続するためのケーブル
用コネクタとインターフェース回路を塔載したインター
フェースカードを収容するシエルフをバツクボードの一
方の面に設け、回路を塔載した回路カードを収容するシ
エルフを該バンクボードの他方の面に設け該バツクボー
ド上に実装された接続部材に両側から前記インターフェ
ースカードと前記回路カードを接続する様にしたことを
特徴とする回路塔載用カード実装法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50098298A JPS581445B2 (ja) | 1975-08-13 | 1975-08-13 | カイロトウサイヨウカ−ドジツソウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50098298A JPS581445B2 (ja) | 1975-08-13 | 1975-08-13 | カイロトウサイヨウカ−ドジツソウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5222425A JPS5222425A (en) | 1977-02-19 |
| JPS581445B2 true JPS581445B2 (ja) | 1983-01-11 |
Family
ID=14216001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50098298A Expired JPS581445B2 (ja) | 1975-08-13 | 1975-08-13 | カイロトウサイヨウカ−ドジツソウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581445B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894020A (ja) * | 1981-11-30 | 1983-06-04 | Fuji Electric Co Ltd | バツクボ−ド信号線の終端方式 |
| JPS6086653A (ja) * | 1983-10-18 | 1985-05-16 | Fujitsu Ltd | インタフエ−ス接続方式 |
| JPH0632404B2 (ja) * | 1988-12-06 | 1994-04-27 | 株式会社日立製作所 | 電子装置の実装構造 |
| CN105281917A (zh) * | 2014-07-21 | 2016-01-27 | 中兴通讯股份有限公司 | 背板结构及集中交换设备 |
-
1975
- 1975-08-13 JP JP50098298A patent/JPS581445B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5222425A (en) | 1977-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
| US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
| US6587912B2 (en) | Method and apparatus for implementing multiple memory buses on a memory module | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US5852725A (en) | PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots | |
| KR970701885A (ko) | 고대역폭 컴퓨터를 위한 모듈 구조(modular architecture for high bandwidth computers) | |
| JPH11317489A (ja) | メモリモジュ―ル板 | |
| EP0015054A1 (en) | Bus connection systems | |
| US5173845A (en) | High density frontplane interconnection system | |
| US6930904B2 (en) | Circuit topology for high-speed memory access | |
| JPS581445B2 (ja) | カイロトウサイヨウカ−ドジツソウホウ | |
| JPH11328100A (ja) | ディジタル信号処理装置 | |
| US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| US6130475A (en) | Clock distribution system for synchronous circuit assemblies | |
| JPS581446B2 (ja) | インタ−フエ−スカイロブジツソウホウ | |
| US10957999B1 (en) | Stacking cabled input/output slots | |
| JPS6227409B2 (ja) | ||
| US4803699A (en) | Bus apparatus with a plurality of transmitters | |
| US7151683B2 (en) | High speed memory modules utilizing on-trace capacitors | |
| JPH0387959A (ja) | バススロット構造 | |
| JP3100152B2 (ja) | コンピュータ間接続装置 | |
| KR19980028358A (ko) | 스큐 보상회로를 가지는 장치 및 그 제어방법 | |
| JP2850790B2 (ja) | 配線筐体を用いた配線システム | |
| JP2690424B2 (ja) | プリント基板の接続コネクタ |