JPS581445B2 - Kairo Tosaiyouka - Dojitsu Souhou - Google Patents
Kairo Tosaiyouka - Dojitsu SouhouInfo
- Publication number
- JPS581445B2 JPS581445B2 JP50098298A JP9829875A JPS581445B2 JP S581445 B2 JPS581445 B2 JP S581445B2 JP 50098298 A JP50098298 A JP 50098298A JP 9829875 A JP9829875 A JP 9829875A JP S581445 B2 JPS581445 B2 JP S581445B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- backboard
- interface
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Structure Of Telephone Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置等における装置間接続法であり、
詳しくは１架に複数の装置が塔載され、かつ該装置間で
信号伝送が行なわれる場合の回路塔載用カードの実装法
に関するものである。[Detailed Description of the Invention] The present invention is an inter-device connection method in an information processing device, etc.
More specifically, the present invention relates to a method of mounting a circuit tower card in a case where a plurality of devices are mounted on one rack and signal transmission is performed between the devices.
通常装置間の信号伝送を母線方式（以下バス方式と称す
。Normally, signals are transmitted between devices using a bus method (hereinafter referred to as the bus method).
）で行なう場合、第１図に示す如く、各装置（Ｎ−１，
Ｎ，Ｎ＋１）はバス信号線１上の信号２をインターフェ
ース回路３により受信し、装置内部の論理回路４に送ら
れ、処理される。), each device (N-1,
N, N+1) receives the signal 2 on the bus signal line 1 by the interface circuit 3, sends it to the logic circuit 4 inside the device, and processes it.
従来、同一架内に複数の装置（Ｎ−１，Ｎ，Ｎ＋１）が
実装され、かつ装置間の信号伝送が第１図に示す様なバ
ス方式で行なわれる場合には第２図，第３図に示す如く
構成されていた。Conventionally, when multiple devices (N-1, N, N+1) are mounted on the same rack and signal transmission between the devices is performed by a bus method as shown in FIG. It was constructed as shown in the figure.
装置Ｎを例にとると第３図に示す如くインターフェース
回路３を塔載したインターフェースカード５および増幅
回路、記憶等の回路４を塔載した回路カード６は一枚の
バツクボード７の同一面側例えば前面側８ａに実装され
たシエルフ９に塔載されている。Taking the device N as an example, as shown in FIG. 3, an interface card 5 on which an interface circuit 3 is mounted and a circuit card 6 on which a circuit 4 such as an amplifier circuit and a memory is mounted are placed on the same side of a single backboard 7, for example. It is mounted on a shelf 9 mounted on the front side 8a.
更に、詳細に説明するとバツクボード７には、両面に突
出したピン１２ａ，１２ｂが設けてある。More specifically, the backboard 7 is provided with pins 12a and 12b that protrude from both sides.
インターフェースカード５には両側にコネクタ１０ａ，
１０ｂ，１０ｃが設けてあり、コネクタ１０ａは母線例
えばケーブル１３との接続に用いられ、コネクタ１０ｂ
はピン１２ａとの接続に用いられコネクタ１０ｃは他の
装置との接続に用いられる。The interface card 5 has connectors 10a on both sides,
10b and 10c are provided, the connector 10a is used for connection with a bus bar, for example, a cable 13, and the connector 10b
is used for connection with pin 12a, and connector 10c is used for connection with other devices.
回路カード６には片側にコネクタ１１が設けてありピン
１２ｂとの接続に用いられる。A connector 11 is provided on one side of the circuit card 6 and is used for connection with a pin 12b.
ピン１２ａとピン１２ｂとはプリントパターン１４によ
り接続される。The pins 12a and 12b are connected by a printed pattern 14.
従ってケーブル１３からのバス信号２はコネクタ１０ａ
を介してインターフェース回路３により受信され、コネ
クタ１０ｂ−ピン１２ａ−プリントパターン１４−ピン
１２ｂコネクタ１１を介して回路カード６内の回路４に
伝送され、処理される。Therefore, bus signal 2 from cable 13 is transmitted to connector 10a.
is received by the interface circuit 3 via the connector 10b - pin 12a - printed pattern 14 - pin 12b connector 11 and transmitted to the circuit 4 in the circuit card 6 for processing.
又第２図に示す如く装置（Ｎ−１）とＮ間の接続は、ケ
ーブル１３と装置（Ｎ−１）のコネクタ１０ｄによって
行なわれる。Further, as shown in FIG. 2, the connection between the device (N-1) and N is made by the cable 13 and the connector 10d of the device (N-1).
装置Ｎと（Ｎ＋１）の接続は、ケーブル１３ａとコネク
タ１０ｅによって接続される。Devices N and (N+1) are connected by cable 13a and connector 10e.
ケーブル１３とケーブル１３ａの接続は、第３図に示す
様にコネクタ１０ａとコネクタ１０ｃをインターフェー
スカード３のプリントパターン３ａによって行なわれる
。The cables 13 and 13a are connected by connecting the connectors 10a and 10c using the printed pattern 3a of the interface card 3, as shown in FIG.
ケーブル１３とケーブル１３ａ間の接続も同様にして行
なわれる。Connection between cable 13 and cable 13a is made in the same manner.
ここでケーブル１３の本数が増加すると、一枚のインタ
ーフェースカードに塔載できるコネクタの数に限度があ
るため、インターフェースカードを増加しなければなら
ない。If the number of cables 13 increases, there is a limit to the number of connectors that can be mounted on one interface card, so the number of interface cards must be increased.
インターフェースカードが増加すると、バツクボードの
片面にインターフェースカードと論理回路カードとを設
けているため、一枚のバツクボードでは、インターフェ
ースカードと回路カードを収容しきれなくなり、１つの
装置を構成するバツクボードとシェルを複数用いる必要
が生じる。As the number of interface cards increases, the interface card and logic circuit card are provided on one side of the backboard, so one backboard cannot accommodate the interface card and the circuit card, and the backboard and shell that make up one device cannot be accommodated. It becomes necessary to use more than one.
このためバツクボード間の信号線の処理法が複雑となり
、インターフェースカードと回路カード間の信号線長の
増加により伝送品質の低下、伝送速度の遅延等を生じ、
又バツクボードが増加するため装置が大型化し、高価に
なる欠点があった。For this reason, the processing method for signal lines between backboards becomes complicated, and the increase in the length of signal lines between the interface card and circuit card causes a decrease in transmission quality, a delay in transmission speed, etc.
Furthermore, since the number of backboards increases, the device becomes larger and more expensive.
本発明はこれらの欠点を解決するため、インターフェー
スカード５と回路カード６をそれぞれ独立したシエルフ
に収容し、かつ該第二つのシエルフをバツクボードの両
面にそれぞれ設置し、かつバクボードの両面に突出した
ピンより、インターフェースカード群５、と回路カード
群６を接続するようにしたもので以下図面について詳細
に説明する。In order to solve these drawbacks, the present invention accommodates the interface card 5 and the circuit card 6 in separate shelves, respectively installs the second shelf on both sides of the back board, and has pins protruding on both sides of the back board. The interface card group 5 and the circuit card group 6 are connected to each other, and the drawings will be described in detail below.
本発明の一実施例を第４図に、第５図に第４図の詳細図
を示す。An embodiment of the present invention is shown in FIG. 4, and FIG. 5 is a detailed view of FIG. 4.
図は装置Ｎの例を示し９ｂはインターフェースカード５
を収容するシエルフ、９ａは回路カード６を収容するシ
エルフ、１５ａ，１５ｂはバツクボード７の両面に突出
し、バツクボード７の両面にカード用コネクタ１０が挿
入可能なピンを示す。The figure shows an example of device N, and 9b is the interface card 5.
9a is a shelf that accommodates the circuit card 6; 15a and 15b are pins that protrude from both sides of the backboard 7 and into which card connectors 10 can be inserted.
他の部品は従来のものと同じである。Other parts are the same as conventional ones.
バツクボード７に対しシエルフ９ｂを裏面側８ｂ，シエ
ルフ９ａを前面側８ａに設置し、インターフェースカー
ド５と回路カード６をバックボードピン１５ａ，１５ｂ
に反対側からそれぞれ挿入する。Install the shelf 9b on the back side 8b and the shelf 9a on the front side 8a of the backboard 7, and connect the interface card 5 and circuit card 6 to the backboard pins 15a and 15b.
insert each from the opposite side.
例えばカード５ａと６ａ及び５ｂと６ｂをバツクボード
７に対し対象の位置に実装する。For example, the cards 5a and 6a and 5b and 6b are mounted on the backboard 7 at target positions.
バス信号２はケーブル１３ｂ，１３．１３ａを介して装
置Ｎ−１から装置Ｎ１装置Ｎ＋１へと伝送され例えば装
置Ｎに於いてはインターフェースカード５ａ及び５ｂ内
のインターフェース回路３により受信し、カード５ａで
受信された信号の一部ハバツクボード７上のピン１５ａ
を介し直接回路カード６ａに、残りの信号はバツクボー
ド７内のパターン１４を経由してカード６ｂに伝送され
る。The bus signal 2 is transmitted via the cables 13b, 13.13a from the device N-1 to the device N1 and the device N+1. Part of the received signal is connected to pin 15a on backboard 7.
The remaining signals are transmitted via pattern 14 in backboard 7 to card 6b.
又、インターフェースカード５ｂで受信された信号の一
部はバツクボード７上のピン１５ｂを経由してカード６
ａに伝送され、内部の回路４にてそれぞれ処理される。Also, a part of the signal received by the interface card 5b is sent to the card 6 via the pin 15b on the backboard 7.
a, and each is processed by the internal circuit 4.
以上説明したように、本発明はバツクボードの両面にイ
ンターフェース用シエルフと回路用シエルフを収容して
いるためケーブルの本数の増加によるバツクボードの枚
数の増加を極力少なくすることができる。As explained above, in the present invention, since the interface shelf and the circuit shelf are housed on both sides of the backboard, an increase in the number of backboards due to an increase in the number of cables can be minimized.
又これによりインターフェース回路と回路間の信号線長
が減少するため伝送特性（速度の向上、伝送品質の向上
）の向上が可能となり、かつバンクボード枚数の減少に
よりコスト低下が可能となる。Furthermore, since the signal line length between the interface circuit and the circuit is reduced, it is possible to improve transmission characteristics (increase in speed, improvement in transmission quality), and it is also possible to reduce costs by reducing the number of bank boards.
この実施例は受信回路を使用した場合を示したが、送信
回路を使用した場合も同様の効果が得られる。Although this embodiment shows the case where a receiving circuit is used, the same effect can be obtained when a transmitting circuit is used.
又、接続部材としてビンを用いた例を示したが、インタ
ーフェースカードと回路カードがおのおの挿入できる様
なコネクタを用いてもよい。Further, although an example is shown in which a vial is used as a connecting member, a connector into which an interface card and a circuit card can be inserted may also be used.
第１図は装置間のケーブルの接続状態を示す図、第２図
は従来のインターフェース及び回路カード群の実装概略
図、第３図は第２図の詳細図、第４図は本発明における
インターフェース及び回路カード群の実装概略図、第５
図は第４図の詳細図を示す。
図において、５はインターフェースカード、６は回路カ
ード、７はバツクボード、９ａ，９ｂはシエルフ、１０
．１１はコネクタ、１２はバックボードに設けたピン、
１３はケーブル、１４はバツクボードに設けたプリント
パターンを示す。Fig. 1 is a diagram showing the connection state of cables between devices, Fig. 2 is a schematic diagram of the implementation of a conventional interface and circuit card group, Fig. 3 is a detailed diagram of Fig. 2, and Fig. 4 is an interface according to the present invention. and a schematic diagram of the implementation of the circuit card group, No. 5
The figure shows a detailed view of FIG. In the figure, 5 is an interface card, 6 is a circuit card, 7 is a backboard, 9a and 9b are shelves, 10
．． 11 is a connector, 12 is a pin provided on the backboard,
13 is a cable, and 14 is a printed pattern provided on the backboard.
Claims (1)
用コネクタとインターフェース回路を塔載したインター
フェースカードを収容するシエルフをバツクボードの一
方の面に設け、回路を塔載した回路カードを収容するシ
エルフを該バンクボードの他方の面に設け該バツクボー
ド上に実装された接続部材に両側から前記インターフェ
ースカードと前記回路カードを接続する様にしたことを
特徴とする回路塔載用カード実装法。1. A shelf for accommodating a cable connector for connecting a signal transmission cable and an interface card on which an interface circuit is mounted is provided on one side of the backboard, and a shelf for accommodating a circuit card on which a circuit is mounted is attached to the bank. A method for mounting a card on a circuit tower, characterized in that the interface card and the circuit card are connected from both sides to a connecting member provided on the other side of the board and mounted on the backboard.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50098298A JPS581445B2 (en) | 1975-08-13 | 1975-08-13 | Kairo Tosaiyouka - Dojitsu Souhou |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50098298A JPS581445B2 (en) | 1975-08-13 | 1975-08-13 | Kairo Tosaiyouka - Dojitsu Souhou |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5222425A JPS5222425A (en) | 1977-02-19 |
| JPS581445B2 true JPS581445B2 (en) | 1983-01-11 |
Family
ID=14216001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50098298A Expired JPS581445B2 (en) | 1975-08-13 | 1975-08-13 | Kairo Tosaiyouka - Dojitsu Souhou |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581445B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5894020A (en) * | 1981-11-30 | 1983-06-04 | Fuji Electric Co Ltd | Terminating system of back board signal line |
| JPS6086653A (en) * | 1983-10-18 | 1985-05-16 | Fujitsu Ltd | Interface connecting system |
| JPH0632404B2 (en) * | 1988-12-06 | 1994-04-27 | 株式会社日立製作所 | Electronic device mounting structure |
| CN105281917A (en) * | 2014-07-21 | 2016-01-27 | 中兴通讯股份有限公司 | Backplane structure and centralized switching device |
-
1975
- 1975-08-13 JP JP50098298A patent/JPS581445B2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5222425A (en) | 1977-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317352B1 (en) | Apparatus for implementing a buffered daisy chain connection between a memory controller and memory modules | |
| US6625687B1 (en) | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing | |
| US6202110B1 (en) | Memory cards with symmetrical pinout for back-to-back mounting in computer system | |
| US5852725A (en) | PCI/ISA bus single board computer card/CPU card and backplane using eisa bus connectors and eisa bus slots | |
| KR970701885A (en) | MODULAR ARCHITECTURE FOR HIGH BANDWIDTH COMPUTERS | |
| JPH11317489A (en) | Memory module plate | |
| EP0015054A1 (en) | Bus connection systems | |
| KR20010091918A (en) | Circuit module | |
| US6930904B2 (en) | Circuit topology for high-speed memory access | |
| JPS581445B2 (en) | Kairo Tosaiyouka - Dojitsu Souhou | |
| JPH11328100A (en) | Digital signal processor | |
| CN109962786A (en) | Interface card module and its adapter | |
| US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
| US6526465B1 (en) | PCI and compactpci integration | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| US6130475A (en) | Clock distribution system for synchronous circuit assemblies | |
| JPS581446B2 (en) | INTERFACE SKYLOB JITSUSOHO | |
| JPS6227409B2 (en) | ||
| US4803699A (en) | Bus apparatus with a plurality of transmitters | |
| JPH06120636A (en) | Interconnection structure for board | |
| US7151683B2 (en) | High speed memory modules utilizing on-trace capacitors | |
| JPH0387959A (en) | Bus slot structure | |
| JP3100152B2 (en) | Computer connection device | |
| KR19980028358A (en) | Device having skew compensation circuit and control method thereof | |
| JP2850790B2 (en) | Wiring system using wiring housing |