JPS581446B2 - INTERFACE SKYLOB JITSUSOHO - Google Patents

INTERFACE SKYLOB JITSUSOHO

Info

Publication number
JPS581446B2
JPS581446B2 JP50098299A JP9829975A JPS581446B2 JP S581446 B2 JPS581446 B2 JP S581446B2 JP 50098299 A JP50098299 A JP 50098299A JP 9829975 A JP9829975 A JP 9829975A JP S581446 B2 JPS581446 B2 JP S581446B2
Authority
JP
Japan
Prior art keywords
interface
devices
connectors
interface circuit
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50098299A
Other languages
Japanese (ja)
Other versions
JPS5222426A (en
Inventor
井沢栄一
饗庭恵司
佐藤均
川野辺正
大場貞男
林茂生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP50098299A priority Critical patent/JPS581446B2/en
Publication of JPS5222426A publication Critical patent/JPS5222426A/en
Publication of JPS581446B2 publication Critical patent/JPS581446B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は情報処理装置等における装置間接続法であり、
詳しくは複数の装置が1架に搭載され、かつ該装置間で
信号伝送が行なわれる場合の装置間インタフェース回路
部の実装法に関するものである。
[Detailed Description of the Invention] The present invention is an inter-device connection method in an information processing device, etc.
Specifically, the present invention relates to a method of mounting an inter-device interface circuit when a plurality of devices are mounted on one rack and signals are transmitted between the devices.

従来この種の装置間インクフェース回路部は第1図a,
b,c,dのように実装されていた。
Conventionally, this type of inter-device ink face circuit section is shown in Fig. 1a,
It was implemented as b, c, and d.

第1図aの正面図、第1図bの側面図、第1図Cの詳細
図に示すように、複数の装置SL1〜SL5,SR1〜
SR5を左右2列に分けて実装し、かつ装置SL1〜S
L5の論理回路を塔載した内部回路用カード2aをシエ
ルフ4aに、装置SR1〜SR5の内部回路用カード2
bをシエルフ4bに、左右装置の信号受信用のインター
フェース回路を塔載したインタフェースカード1Aを中
央部のシエルフ3に収容していた。
As shown in the front view of FIG. 1a, the side view of FIG. 1b, and the detailed view of FIG.
SR5 is mounted in two rows, left and right, and devices SL1 to S
The internal circuit card 2a on which the logic circuit of L5 is mounted is mounted on the shelf 4a, and the internal circuit card 2 of the devices SR1 to SR5 is attached to the shelf 4a.
b is housed in the shelf 4b, and an interface card 1A having an interface circuit for receiving signals from the left and right devices is housed in the shelf 3 in the center.

又、インタフェースカード1Aは第1図dに示すように
左右2装置例えばSR2とSL2用のインタフェース回
路14a,14b、上下装置例えばSL1(SR1),
SL3(SR,3)へのバス信号伝送用のコネクタ11
a,11b及び、コネクタ11a,11bを接続するス
ルーパターン群15、左右装置の信号伝送用コネクタ1
2ap12bを搭載したものである。
Further, as shown in FIG. 1d, the interface card 1A has interface circuits 14a and 14b for two left and right devices, such as SR2 and SL2, and upper and lower devices, such as SL1 (SR1),
Connector 11 for bus signal transmission to SL3 (SR, 3)
a, 11b, a through pattern group 15 connecting the connectors 11a, 11b, and a connector 1 for signal transmission of the left and right devices.
It is equipped with 2ap12b.

上下の装置間におけるバス信号の伝送はシエルフ3の正
面側21aに張られたフラットケーブル7Aとコネクタ
10a,10b,11a,11bと、インターフェース
カード1A内のスルーパターン群15を介して行なわれ
る。
Transmission of bus signals between the upper and lower devices is performed via the flat cable 7A stretched across the front side 21a of the shelf 3, connectors 10a, 10b, 11a, 11b, and the through pattern group 15 within the interface card 1A.

左右の装置への信号伝送は、スルーパターン群15と接
続されたインターフェース回路14a,14bで受信し
た信号をコネクタ12a,12b.バツクボード5上の
ピン6、コネクタ13a,13bと裏面側2lbに張ら
れたフラットケーブル8を介して伝送することにより行
なわれ、内部回路用カード2a,2b内で処理される。
For signal transmission to the left and right devices, signals received by the interface circuits 14a, 14b connected to the through pattern group 15 are transmitted to the connectors 12a, 12b, . This is done by transmitting via the pin 6 on the back board 5, the connectors 13a and 13b, and the flat cable 8 stretched over the back side 2lb, and processed within the internal circuit cards 2a and 2b.

第1図b,dに於いて明らかなように上下の装置を接続
するバス用フラットケーブル7Aにおいて折曲げ部分1
6が必要となり、このため、フラットケーブル7Aが長
くなる。
As is clear from Figures 1b and d, the bent portion 1 of the bus flat cable 7A connecting the upper and lower devices is
Therefore, the flat cable 7A becomes longer.

装置数が増加するにつれ、この折曲げ部分16によるケ
ーブル長の増加が顕著になる。
As the number of devices increases, the cable length due to the bent portion 16 increases significantly.

これは伝送速度の遅延の原因となり、装置の高速化をは
かる場合、問題となっていた。
This causes a delay in transmission speed, and has been a problem when attempting to increase the speed of the device.

又、第1図dに示すようにインタフェースカード1A内
のスルーパターン群におけるパターン長のバラツキが生
ずる。
Furthermore, as shown in FIG. 1d, variations in pattern length occur in the through pattern group within the interface card 1A.

例えば最も外側のパターン15aと最も内側のパターン
15bとでは2×(lt+l2)分の長さの差が生じる
For example, there is a length difference of 2×(lt+l2) between the outermost pattern 15a and the innermost pattern 15b.

装置数が増加するにつれ、特に最遠端装置SL5,SR
5においてはこのパターン長の差分が重畳されるため、
インタフェース回路14a又は14bの入力端子での信
号受信時刻のバラツキ(シツター)が大きくなり、装置
の高速化をはかる場合問題となっていた。
As the number of devices increases, especially the farthest devices SL5, SR
In 5, this pattern length difference is superimposed, so
This increases the variation (shitter) in the signal reception time at the input terminal of the interface circuit 14a or 14b, which poses a problem when speeding up the device.

又ケーブル及びコネクタが架の両面に設けられているた
め、保守、修理等に手間がかかつていた。
Furthermore, since the cables and connectors are provided on both sides of the rack, maintenance, repair, etc. are time-consuming.

本発明はこれらの問題を解決するため、折曲げのないフ
ラットケーブルを使用しかつ四方にコネクタ及び左右の
装置用のインターフェース回路及び均一な長さのスルー
パターンを有するインタフェースカード群を収容した筐
体を架の一方の面に設置することにより、装置の高速化
を可能とするとともに、ケーブル、コネクタの保守、修
理を短時間で行なえる様にしたもので以下図面について
詳細に説明する。
In order to solve these problems, the present invention provides a housing that uses a flat cable without bending and houses a group of interface cards having connectors on all sides, interface circuits for left and right devices, and through patterns of uniform length. By installing the cable on one side of the rack, it is possible to increase the speed of the device and also to enable maintenance and repair of cables and connectors in a short time.The drawings will be described in detail below.

第2図a,b,c,dは本発明の実施例であり、第2図
aの正面図、第2図bの側面図、第2図Cの詳細図に示
すように従来と同様複数の装置SL1〜SL5,SR1
〜SR5を左右2列に分けて実装し、かつ装置SL1〜
SL5の内部回路用カード2aをシエルフ4aに、装置
SR1〜SR5の内部回路用カード2bをシエルフ4b
に収容する。
Figures 2a, b, c, and d show embodiments of the present invention, and as shown in the front view of Figure 2a, the side view of Figure 2b, and the detailed view of Figure 2C, there are multiple Devices SL1 to SL5, SR1
~ SR5 is mounted in two rows, left and right, and device SL1 ~
The internal circuit card 2a of SL5 is placed in the shelf 4a, and the internal circuit card 2b of the devices SR1 to SR5 is placed in the shelf 4b.
to be accommodated.

インターフェースカード群を収容した筐体17をシエル
フ4a,4bの裏面側2lbに支持金具18を用いて固
定する。
A housing 17 containing a group of interface cards is fixed to the back side 2lb of the shelves 4a and 4b using a support fitting 18.

又、インタフェースカード1Bは第2図dに示すように
左右2装置分のインタフェース回路14a,14bと、
四方には上下へのバス信号伝送用コネクタ11a,11
b.左右装置への信号伝送用コネクタ12a,12bと
、バス信号伝送用スルーパターン群15から構成されて
おり、かつスルーパターン群15は各パターン長が均一
になるように直線となっている。
In addition, the interface card 1B has interface circuits 14a and 14b for two left and right devices, as shown in FIG. 2d,
Connectors 11a and 11 for bus signal transmission to the top and bottom are provided on all sides.
b. It is composed of connectors 12a and 12b for signal transmission to the left and right devices, and a through pattern group 15 for bus signal transmission, and the through pattern group 15 is straight so that each pattern length is uniform.

20はインタフェースカード1Bが複数枚必要となった
場合にカード間を固定するための金具である。
Reference numeral 20 denotes a metal fitting for fixing the cards together when a plurality of interface cards 1B are required.

上下装置間におけるバス信号の伝送は裏面側2lbに張
られ、かつ折曲げのないフラットケーブル7Aと、コネ
クタ10a,10b,11a,11bと、インタフェー
スカード1B内のスルパターン群15を介して行なわれ
、左右装置への信号伝送はスルーパターン群15と接続
されたインタフェース回路14as14bで受信した信
号をコネクタ12a,12b及び19a,19b及び1
3as13bとフラットケーブル8を介して伝送するこ
とにより行なわれ、内部回路用カード2a,2b内で処
理される。
Transmission of bus signals between the upper and lower devices is performed via a flat cable 7A that is stretched on the back side 2lb and has no bends, connectors 10a, 10b, 11a, 11b, and a through pattern group 15 in the interface card 1B. For signal transmission to the left and right devices, signals received by the interface circuit 14as14b connected to the through pattern group 15 are transmitted to the connectors 12a, 12b and 19a, 19b and 1.
3as13b and the flat cable 8, and is processed within the internal circuit cards 2a and 2b.

又インターフェース回路14a,14bへの電源供給は
フラットケーブル8を通して行なわれる。
Further, power is supplied to the interface circuits 14a and 14b through the flat cable 8.

例えばインターフェース回路14aへの電源は装置SR
1のバツクボード5上のコネクタ6、コネクタ13aケ
ーブル8を介して供給される。
For example, the power supply to the interface circuit 14a is connected to the device SR.
Connector 6 on backboard 5 of 1, connector 13a is supplied via cable 8.

インターフェース回路14bへの電源は装置SL1のバ
ツクボード5上のコネクタ6より、コネクタ13bケー
ブル8を介して供給される。
Power to the interface circuit 14b is supplied from the connector 6 on the backboard 5 of the device SL1 via the connector 13b cable 8.

第2図Cにおいて明らかなように本発明の実装法を採用
することにより上下の装置間のバス信号伝送用フラット
ケーブルとして折曲げのない短かいフラットケーブル7
Aを使用することが出来、これにより装置数が増加して
も折曲げ部分による伝送速度の遅延は無く、装置の高速
化が可能となる。
As is clear from FIG. 2C, by adopting the mounting method of the present invention, a short flat cable 7 without bending can be used as a flat cable for bus signal transmission between upper and lower devices.
A can be used, and as a result, even if the number of devices increases, there is no delay in transmission speed due to the bent portion, and the speed of the device can be increased.

又、第2図dにおいて明らかなようにインタフェースカ
ード1B内のスルーパターン群のパターン長を均一にす
ることにより、最遠端装置においても、インタフェース
回路入力端での信号受信時刻のバラツキ(シツター)が
小さくなり、装置の高速化をはかる場合有利となる。
Furthermore, as is clear from FIG. 2d, by making the pattern lengths of the through pattern groups in the interface card 1B uniform, even in the farthest end device, variations in signal reception time at the interface circuit input end (sitter) can be reduced. becomes smaller, which is advantageous when increasing the speed of the device.

以上説明したように折曲げのないバス信号伝送用フラッ
トケーブルを用い、かつ四方にコネクタを有し、インタ
ーフェース回路を搭載しかつ均一なパターン長のスルー
パターン群を有するインタフェースカード群をシエルフ
に設置することにより伝送速度遅延及び時間バラツキを
小さくすることができ、装置の高速化をはかることがで
きるとともにコネクタ、ケーブルが架装置の一方の面に
のみ設けることができるため保守修理を短時間でできる
等の効果がある。
As explained above, a group of interface cards that use a flat cable for bus signal transmission without bending, have connectors on all sides, are equipped with an interface circuit, and have a group of through patterns with uniform pattern length are installed in a shelf. As a result, transmission speed delays and time variations can be reduced, making it possible to increase the speed of the equipment, and since connectors and cables can be installed only on one side of the rack equipment, maintenance and repairs can be done in a shorter time. There is an effect.

この実施例はインターフェース回路として受信回路を使
用した場合を示したが、送信回路を使用した場合も同様
の効果がある。
Although this embodiment shows a case where a receiving circuit is used as an interface circuit, the same effect can be obtained when a transmitting circuit is used.

又、左右に2装置の例を示したが、3装置、4装置と装
置数が増加しても本発明を適用することができる。
Further, although an example of two devices on the left and right is shown, the present invention can be applied even if the number of devices increases to three or four devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは従来の実装法を用いた架実装例の正面図、第
1図bは第1図aの側面図、第1図Cは第1図a,bの
詳細図、第1図dは第1図aに使用するインタフェース
カードの概略図、第2図aは本発明における架実装例の
正面図、第2図bは第2図aの側面図、第2図Cは第2
図a,bの詳細図、第2図dは第2図aに使用するイン
タフェースカード群の概略図。 図において1A,1Bはインタフェースカード、2a,
2bは内部回路用カード、3,4a,4bはシエルフ、
5はバツクボード、6はバツクド上のコネクタ6、7A
,7B,8はフラットケーブル、10a,10b,11
a,11b,12a,12b,13a,13b,19a
,19bはコネクタ、14a,14bはインタフェース
回路、15,15a,15bはスルーパターン、17は
インタフェースカード群を収容する筐体、18は筐体用
支持金具、20はインタフェースカード間固定用金具を
示す。
Fig. 1a is a front view of an example of rack mounting using the conventional mounting method, Fig. 1b is a side view of Fig. 1a, Fig. 1C is a detailed view of Figs. 1a and b, Fig. 1 d is a schematic diagram of the interface card used in FIG. 1a, FIG. 2a is a front view of the mounting example of the present invention, FIG. 2b is a side view of FIG.
Figures a and b are detailed views, and Figure 2d is a schematic diagram of the interface card group used in Figure 2a. In the figure, 1A and 1B are interface cards, 2a,
2b is an internal circuit card, 3, 4a, 4b are shields,
5 is the back board, 6 is the connector 6, 7A on the back board
, 7B, 8 are flat cables, 10a, 10b, 11
a, 11b, 12a, 12b, 13a, 13b, 19a
, 19b are connectors, 14a, 14b are interface circuits, 15, 15a, 15b are through patterns, 17 is a housing for accommodating the interface card group, 18 is a support for the housing, and 20 is a metal for fixing between interface cards. .

Claims (1)

【特許請求の範囲】[Claims] 1 複数の段を有し、同一段に複数個の装置が設けられ
該装置に外部からの信号がインターフェース回路部を介
して伝送されるようにされた架装置において、4辺に設
けたコネクタと、一方の対向する2辺に設けたコネクタ
間を接続するパターンと該パターンと他方の対向する2
辺に設けたコネクタ間に接続したインターフェース回路
を有するインターフェースカードを筐体に収容し、該筐
体を該架の一方の面に各段毎に設け、該一方の対向する
2辺に設けたコネクタに、該各筐体間を直列に接続する
様にケーブルを接続し、同一段の該インターフェース回
路と装置間を他方の2辺に設けたコネクタを介して接続
する様にしたことを特徴とするインターフェース回路部
実装法。
1. In a rack system that has a plurality of stages, a plurality of devices are installed on the same stage, and signals from the outside are transmitted to the device via an interface circuit section, connectors provided on four sides and , a pattern connecting the connectors provided on two opposing sides on one side, and a pattern connecting the connectors provided on the other two opposing sides.
An interface card having an interface circuit connected between connectors provided on the sides is housed in a housing, the housing is provided in each stage on one side of the rack, and connectors are provided on two opposing sides of the one side. The cable is connected in series between each of the cases, and the interface circuit and the device on the same stage are connected via connectors provided on the other two sides. Interface circuit mounting method.
JP50098299A 1975-08-13 1975-08-13 INTERFACE SKYLOB JITSUSOHO Expired JPS581446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50098299A JPS581446B2 (en) 1975-08-13 1975-08-13 INTERFACE SKYLOB JITSUSOHO

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50098299A JPS581446B2 (en) 1975-08-13 1975-08-13 INTERFACE SKYLOB JITSUSOHO

Publications (2)

Publication Number Publication Date
JPS5222426A JPS5222426A (en) 1977-02-19
JPS581446B2 true JPS581446B2 (en) 1983-01-11

Family

ID=14216028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50098299A Expired JPS581446B2 (en) 1975-08-13 1975-08-13 INTERFACE SKYLOB JITSUSOHO

Country Status (1)

Country Link
JP (1) JPS581446B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025631U (en) * 1983-07-29 1985-02-21 株式会社 日本デキシ− aromatic container
JPS64944U (en) * 1987-06-20 1989-01-06
US11588147B2 (en) 2017-03-06 2023-02-21 Ricoh Company, Ltd. Film electrode, resin layer forming ink, inorganic layer forming ink, and electrode printing apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5582326A (en) * 1978-12-19 1980-06-21 Toshiba Corp Signal connection system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6025631U (en) * 1983-07-29 1985-02-21 株式会社 日本デキシ− aromatic container
JPS64944U (en) * 1987-06-20 1989-01-06
US11588147B2 (en) 2017-03-06 2023-02-21 Ricoh Company, Ltd. Film electrode, resin layer forming ink, inorganic layer forming ink, and electrode printing apparatus

Also Published As

Publication number Publication date
JPS5222426A (en) 1977-02-19

Similar Documents

Publication Publication Date Title
US6422876B1 (en) High throughput interconnection system using orthogonal connectors
US6335867B1 (en) Apparatus for interconnecting logic boards
US5357051A (en) Printed circuit board for reducing radio frequency interferences
US4764849A (en) Data bus distribution apparatus
EP0940850B1 (en) Signaling improvement using extended transmission lines on 'DIMM'memory modules
US5173845A (en) High density frontplane interconnection system
CN107003479B (en) Midplane interconnect system with conductor twist mitigation
CA1310737C (en) Electronic device packaging structure
JPS581446B2 (en) INTERFACE SKYLOB JITSUSOHO
US6587907B1 (en) System and method for generating a clock delay within an interconnect cable assembly
US3657701A (en) Digital data processing system having a signal distribution system
KR100366921B1 (en) Connector in which a number of contacts are grouped into a plurality of contact groups according to intended uses
JPS581445B2 (en) Kairo Tosaiyouka - Dojitsu Souhou
CN113220622A (en) Mainboard and time sequence control method and device
JPS6227409B2 (en)
CN211319207U (en) PCIE accelerator card and electronic equipment
JPH06120636A (en) Interconnection structure for board
JP2002223085A (en) Connection structure between printed wiring board and backboard, and board-to-board connector mounted on the printed wiring board and backboard
JPS618863A (en) Connector
JPS59141294A (en) Method of connecting flat cable between printed boards
SK81696A3 (en) Data processing device
EP1084525A1 (en) Cable assembly
JPS5816185Y2 (en) Mounting structure of printed board
JPS59161097A (en) Flat calbe type start connector
JPH0387959A (en) Bus slot structure