JPH0220045A - 半導体装置及びそのパッケージ方法 - Google Patents
半導体装置及びそのパッケージ方法Info
- Publication number
- JPH0220045A JPH0220045A JP63168940A JP16894088A JPH0220045A JP H0220045 A JPH0220045 A JP H0220045A JP 63168940 A JP63168940 A JP 63168940A JP 16894088 A JP16894088 A JP 16894088A JP H0220045 A JPH0220045 A JP H0220045A
- Authority
- JP
- Japan
- Prior art keywords
- case
- recess
- semiconductor device
- ridge
- package case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 4
- 238000004806 packaging method and process Methods 0.000 title claims description 4
- 239000011521 glass Substances 0.000 claims abstract description 22
- 239000000843 powder Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＩＣ，ＬＳＩ、光電素子、水晶振動子等を搭
載した半導体装置に関し、特に半導体装置のパッケージ
構造及びパッケージ方法の改良に関するものである。
載した半導体装置に関し、特に半導体装置のパッケージ
構造及びパッケージ方法の改良に関するものである。
（従来の技術）
従来の半導体装置は、例えば第４図に示すように、セラ
ミクス製の基板１の上にアイランド２及びインナリード
３を載せ、さらにその上にセラミクス製のリング４を載
せ、これらを低融点ガラス５にて接着することにより一
体化されている。
ミクス製の基板１の上にアイランド２及びインナリード
３を載せ、さらにその上にセラミクス製のリング４を載
せ、これらを低融点ガラス５にて接着することにより一
体化されている。
（発明が解決しようとする課題）
上記のような従来の半導体装置においては、セラミクス
製の基板１やリング４が比較的高価であり、これが製品
価格の比較的太きウェイトを占めている。また、これら
セラミクス製の部品は切削、研磨等の加工を経てきてい
るため、粉塵が付着していることがあり、これが半導体
の電気的特性に悪影響を及ぼすことがあるという問題点
がある。
製の基板１やリング４が比較的高価であり、これが製品
価格の比較的太きウェイトを占めている。また、これら
セラミクス製の部品は切削、研磨等の加工を経てきてい
るため、粉塵が付着していることがあり、これが半導体
の電気的特性に悪影響を及ぼすことがあるという問題点
がある。
従って１本発明は、セラミクス製の部品を用いない、信
頼性の高い低価格の半導体装置及びそのパッケージ方法
を提供することを課題としている。
頼性の高い低価格の半導体装置及びそのパッケージ方法
を提供することを課題としている。
（課題を解決するための手段）
本発明においては、半導体素子Ｃを収容する凹所１３ａ
と、この凹所１３ａを囲む稜部１３ｂとを有するパッケ
ージケース１３を粉末ガラス成型体で構成し、このパッ
ケージケース１３の稜部１３ｂを貫通してケース１３の
内外に導電性のり−ド１２を延ばし、このリード１２の
一端側１２ａは、パッケージケース１３の凹所１３ａの
表面から上面を露出させて半導体素子Ｃに接続できるよ
うにし、他端側１２ｂはパッケージケース１３の外側へ
延出させて半導体装置を構成した。
と、この凹所１３ａを囲む稜部１３ｂとを有するパッケ
ージケース１３を粉末ガラス成型体で構成し、このパッ
ケージケース１３の稜部１３ｂを貫通してケース１３の
内外に導電性のり−ド１２を延ばし、このリード１２の
一端側１２ａは、パッケージケース１３の凹所１３ａの
表面から上面を露出させて半導体素子Ｃに接続できるよ
うにし、他端側１２ｂはパッケージケース１３の外側へ
延出させて半導体装置を構成した。
（作 用）
本発明の半導体装置においては、比較的高価で、しかも
粉塵が付着する可能性の高いセラミクス製部品を用いる
ことなく、粉末ガラスの溶融成型体のみによってパッケ
ージケース１３を構成し、これによってリード１２支持
したので、製品コストが低減され、しかも製品の信頼性
は、セラミクス製部品を用いるものと同等あるいはそれ
以上のものとなる。
粉塵が付着する可能性の高いセラミクス製部品を用いる
ことなく、粉末ガラスの溶融成型体のみによってパッケ
ージケース１３を構成し、これによってリード１２支持
したので、製品コストが低減され、しかも製品の信頼性
は、セラミクス製部品を用いるものと同等あるいはそれ
以上のものとなる。
（実施例）
本発明の実施例を第１図乃至第３図に示す、第１図は半
導体装置の斜視図、第２図は半導体装置の断面図、第３
図は製造過程を示す半導体装置の断面図である。
導体装置の斜視図、第２図は半導体装置の断面図、第３
図は製造過程を示す半導体装置の断面図である。
第１図乃至第３図において、１１は導電性のアイランド
、１２は同じく導電性のリード、１３はアイランド１１
及びリード１２を封止するパッケージケースである。
、１２は同じく導電性のリード、１３はアイランド１１
及びリード１２を封止するパッケージケースである。
パッケージケース１３は、粉末ガラス成型体から成り、
ＩＣチップ、光電素子、水晶振動子等の半導体素子Ｃを
収容するための凹所１３ａを中央部有すると共に、この
凹所を囲む稜部１３ｂを備えている。
ＩＣチップ、光電素子、水晶振動子等の半導体素子Ｃを
収容するための凹所１３ａを中央部有すると共に、この
凹所を囲む稜部１３ｂを備えている。
リード１２は、パッケージケース１３の稜部１３ｂを貫
通してケース１３の内外に延びている。
通してケース１３の内外に延びている。
パッケージケース１３の凹所１３ａ内に位置するインナ
リード１２ａは、半導体素子Ｃに接続できるように、凹
所１３ａの表面から上面を露出させている。また、リー
ド１２の他端側のアウタリード１２ｂはパッケージケー
ス１３の外側へ延出している。
リード１２ａは、半導体素子Ｃに接続できるように、凹
所１３ａの表面から上面を露出させている。また、リー
ド１２の他端側のアウタリード１２ｂはパッケージケー
ス１３の外側へ延出している。
第２図に示すように、パッケージケース１３の凹所１３
ａ内において、アイランド１１の上面に半導体素子Ｃが
搭載され、インナリード１２ａとワイヤ１４により接続
される。
ａ内において、アイランド１１の上面に半導体素子Ｃが
搭載され、インナリード１２ａとワイヤ１４により接続
される。
この半導体装置の製造方法を第：３図に示す、第３図に
示すように、型Ａ、Ｂの空隙内にリード１２及びアイラ
ンランド１１を挿入した状態で、粉末ガラス集積体１３
′を空隙内で成型する。この際、アイランド１１の上面
及びインナリード１２ａの上面を、型Ａ、Ｂ内に封入し
た粉末ガラス集積体１３′の凹所の表面から露出させる
。また、リード１２の中間部・を粉末ガラス集積体１３
′に貫通させて、他端側のアウタリード１２ｂを粉末ガ
ラス集積体１３′から突出させるように支持する。そし
て、成型した粉末ガラス集積体１３′を加熱溶解させた
後、冷却して固化させる。こうすると、パッケージケー
ス１３によって、アイランド１１とリードと１２が一体
的に支持され、しかもアイランド１１の上面及びインナ
リード１２ａがパッケージケース１３の凹所１３ａ内で
露出する。なお、必要に応じ、鉄、コバルト等の金属リ
ング１５を粉末ガラス集積体１３°上に載せて同時に熱
処理し、これをパッケージケース１３の稜部１３ｂの上
面に一体的に取付けることができる。
示すように、型Ａ、Ｂの空隙内にリード１２及びアイラ
ンランド１１を挿入した状態で、粉末ガラス集積体１３
′を空隙内で成型する。この際、アイランド１１の上面
及びインナリード１２ａの上面を、型Ａ、Ｂ内に封入し
た粉末ガラス集積体１３′の凹所の表面から露出させる
。また、リード１２の中間部・を粉末ガラス集積体１３
′に貫通させて、他端側のアウタリード１２ｂを粉末ガ
ラス集積体１３′から突出させるように支持する。そし
て、成型した粉末ガラス集積体１３′を加熱溶解させた
後、冷却して固化させる。こうすると、パッケージケー
ス１３によって、アイランド１１とリードと１２が一体
的に支持され、しかもアイランド１１の上面及びインナ
リード１２ａがパッケージケース１３の凹所１３ａ内で
露出する。なお、必要に応じ、鉄、コバルト等の金属リ
ング１５を粉末ガラス集積体１３°上に載せて同時に熱
処理し、これをパッケージケース１３の稜部１３ｂの上
面に一体的に取付けることができる。
この場合には、後で金属リング１５の上面に金属製カバ
ー１６を溶着することができる。また、金属リング１５
を用いずに、カバー１６を低融点ガラスによって接着す
ることもできる。この場合、カバー１６は金属製に限ら
ない。
ー１６を溶着することができる。また、金属リング１５
を用いずに、カバー１６を低融点ガラスによって接着す
ることもできる。この場合、カバー１６は金属製に限ら
ない。
（発明の効果）
以上のように１本発明においては、半導体素子Ｃを収容
する凹所１３ａと、この凹所１３ａを囲む稜部１３ｂと
を有するパッケージケース１３を粉末ガラス成型体で構
成し、このパッケージケース１３の稜部１３ｂを貫通し
てケース１３の内外に導電性のリード１２を延ばし、こ
のリード１２の一端側１２ａは、パッケージケース１３
の凹所１３ａの表面から上面を露出させて半導体素子Ｃ
に接続できるようにし、他端側１２ｂはパッケージケー
ス１３の外側へ延出させて半導体装置を構成したため、
セラミクス製の部品を用いず、しかも製造過程において
粉末ガラスを溶融させた上凝固させるので、粉塵の付着
を大幅に減少させ、半導体装置の品質を向上させること
ができ、しかも低価格の半導体装置を提供することがで
きるという効果を奏する。
する凹所１３ａと、この凹所１３ａを囲む稜部１３ｂと
を有するパッケージケース１３を粉末ガラス成型体で構
成し、このパッケージケース１３の稜部１３ｂを貫通し
てケース１３の内外に導電性のリード１２を延ばし、こ
のリード１２の一端側１２ａは、パッケージケース１３
の凹所１３ａの表面から上面を露出させて半導体素子Ｃ
に接続できるようにし、他端側１２ｂはパッケージケー
ス１３の外側へ延出させて半導体装置を構成したため、
セラミクス製の部品を用いず、しかも製造過程において
粉末ガラスを溶融させた上凝固させるので、粉塵の付着
を大幅に減少させ、半導体装置の品質を向上させること
ができ、しかも低価格の半導体装置を提供することがで
きるという効果を奏する。
第１図乃至第３図は本発明の実施例を示すもので、第１
図は半導体装置の斜視図、第２図は半導体装置の断面図
、第３図は半導体装置の製造過程を示す断面図であり、
第４図は従来の半導体装置の断面図である。 １２・・・リード、１２ａ・・・インナリード、１２ｂ
・・・アウタリード、１３・・・パッケージケース、１
３′ ・・・粉末ガラス集積体、１３ａ・・・凹所、１
３ｂ・・・稜部、１４・・・ワイヤ、１５・・・金属製
リング、１６・・・カバー、Ａ、Ｂ・・・型、Ｃ・・・
半導体素子。
図は半導体装置の斜視図、第２図は半導体装置の断面図
、第３図は半導体装置の製造過程を示す断面図であり、
第４図は従来の半導体装置の断面図である。 １２・・・リード、１２ａ・・・インナリード、１２ｂ
・・・アウタリード、１３・・・パッケージケース、１
３′ ・・・粉末ガラス集積体、１３ａ・・・凹所、１
３ｂ・・・稜部、１４・・・ワイヤ、１５・・・金属製
リング、１６・・・カバー、Ａ、Ｂ・・・型、Ｃ・・・
半導体素子。
Claims (4)
- （１）半導体素子を収容する凹所と、この凹所を囲む稜
部とを有する粉末ガラス成型体から成るパッケージケー
スと、 このパッケージケースの稜部を貫通してケースの内外に
延びる導電性のリードを具備し、 このリードは、一端側が前記パッケージケースの凹所内
にあって、半導体素子に接続するために凹所の表面から
上面を露出させていることを特徴とする半導体装置。 - （２）前記パッケージケースの稜部の上面に、金属製リ
ングを一体に取付け、この金属製リングの上に金属製カ
バーを溶着して半導体素子を封止したことを特徴とする
請求項（１）に記載の半導体装置。 - （３）前記パッケージケースの稜部の上面に、低融点ガ
ラスの溶融固化体を介在させ、これによっててカバーを
固着したことを特徴とする請求項（１）に記載の半導体
装置。 - （４）前記リードの一端側の上面を、型内に封入した粉
末ガラス集積体から露出させると共に、中間部を前記粉
末ガラス集積体に貫通させて、他端側を前記粉末ガラス
集積体から突出させるように支持しながら、熱処理によ
って前記粉末ガラス集積体を溶融固化し、インナリード
を前記パッケージケースに一体的に支持するようにした
ことを特徴とする半導体装置のパッケージ方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168940A JPH0220045A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置及びそのパッケージ方法 |
| US07/769,770 US5151118A (en) | 1988-07-08 | 1991-10-04 | Method for producing a package-type semiconductor assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63168940A JPH0220045A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置及びそのパッケージ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0220045A true JPH0220045A (ja) | 1990-01-23 |
| JPH0379865B2 JPH0379865B2 (ja) | 1991-12-20 |
Family
ID=15877363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63168940A Granted JPH0220045A (ja) | 1988-07-08 | 1988-07-08 | 半導体装置及びそのパッケージ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0220045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427617U (ja) * | 1990-06-27 | 1992-03-05 | ||
| US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
-
1988
- 1988-07-08 JP JP63168940A patent/JPH0220045A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427617U (ja) * | 1990-06-27 | 1992-03-05 | ||
| US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379865B2 (ja) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4025716A (en) | Dual in-line package with window frame | |
| JPS5992556A (ja) | 半導体装置 | |
| JPH0220045A (ja) | 半導体装置及びそのパッケージ方法 | |
| FR2269793B1 (ja) | ||
| JPH11126865A (ja) | 半導体素子および製造方法 | |
| JPS5824446Y2 (ja) | 半導体装置 | |
| JPS5944852A (ja) | 多層チツプ実装方法 | |
| JPS61232641A (ja) | 半導体容器 | |
| JPS59154051A (ja) | 半導体装置 | |
| JPH03114247A (ja) | パッケージ型半導体装置 | |
| JPH0338053A (ja) | 半導体装置及びその製造方法 | |
| JPH0459777B2 (ja) | ||
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPS5889847A (ja) | 封止形集積回路パツケ−ジ | |
| JPH0741158Y2 (ja) | 半導体装置 | |
| JPS60113958A (ja) | 半導体装置 | |
| JPH05211268A (ja) | 半導体装置 | |
| JPH039334Y2 (ja) | ||
| JPS6358859A (ja) | 半導体装置 | |
| JPS62166553A (ja) | 樹脂封止型半導体装置 | |
| JPH043501Y2 (ja) | ||
| JPS59154050A (ja) | トランスフア−モ−ルドパツケ−ジ | |
| JPH0318046A (ja) | 半導体装置 | |
| JPH0251259A (ja) | 半導体装置およびその製造方法 | |
| JPS59100554A (ja) | パツケ−ジの封止方法 |