JPH02194522A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH02194522A JPH02194522A JP1351089A JP1351089A JPH02194522A JP H02194522 A JPH02194522 A JP H02194522A JP 1351089 A JP1351089 A JP 1351089A JP 1351089 A JP1351089 A JP 1351089A JP H02194522 A JPH02194522 A JP H02194522A
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- amorphous
- thermal oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 239000007790 solid phase Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 239000011856 silicon-based particle Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000002245 particle Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000007787 solid Substances 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- 230000035882 stress Effects 0.000 description 4
- 239000013081 microcrystal Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 101000840469 Arabidopsis thaliana Isochorismate synthase 1, chloroplastic Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、三次元構造を有する半導体デバイス等に利用
されるＳ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌ
ａｔｏｒ）技術に関し、単結晶Ｓｉ面の一部を固相エピ
タキシャル成長の種として絶縁膜上に単結晶Ｓｉ膜を形
成するＳＯＩ基板の製造方法に関する。
されるＳ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌ
ａｔｏｒ）技術に関し、単結晶Ｓｉ面の一部を固相エピ
タキシャル成長の種として絶縁膜上に単結晶Ｓｉ膜を形
成するＳＯＩ基板の製造方法に関する。
従来のＳＯＩ基板は第２図に示す態様で製造されている
。まず、第２図（ａ）に示す如く、単結晶Ｓｉ基板１を
ｉｓ備し、この表面に熱酸化膜（Ｓ＋Ｌ）２を形成した
後、単結晶Ｓｉ面の一部が種領域となるよう窓開は部２
ａを形成する。次に、第２図（ｂ）に示す如く、超高真
空のＥＢ蒸着法又は減圧ＣＶＤ法により熱酸化膜２上に
非晶質Ｓｉ膜４を堆積させる。
。まず、第２図（ａ）に示す如く、単結晶Ｓｉ基板１を
ｉｓ備し、この表面に熱酸化膜（Ｓ＋Ｌ）２を形成した
後、単結晶Ｓｉ面の一部が種領域となるよう窓開は部２
ａを形成する。次に、第２図（ｂ）に示す如く、超高真
空のＥＢ蒸着法又は減圧ＣＶＤ法により熱酸化膜２上に
非晶質Ｓｉ膜４を堆積させる。
この後、菓２図（Ｃ）に示す如く、低温（５００℃〜６
００℃）のアニールで窓開は部２ａ内の種領域から縦方
向に同相エピタキシャル成長させた後、横方向に固相エ
ピタキシャル成長を波及させ非晶質Ｓｉ膜４を単結晶化
して単結晶Ｓｉ膜５を得るものである。
００℃）のアニールで窓開は部２ａ内の種領域から縦方
向に同相エピタキシャル成長させた後、横方向に固相エ
ピタキシャル成長を波及させ非晶質Ｓｉ膜４を単結晶化
して単結晶Ｓｉ膜５を得るものである。
ところで、熱酸化膜２上に非晶質Ｓｉ膜４を被覆堆積し
た状態で、ＴＥＭ写真により熱酸化膜２と非晶質Ｓｉ膜
４との界面付近を観察すると、第３図（ａ）に示す如く
、非晶質の他に微小結晶Ｓｉ粒（直径１００Å以下）６
が存在している。このため、非晶質Ｓｉ膜４に低温アニ
ールを施すと、前述の種領域から固相エピタキシャル成
長が開始されると共に、微小結晶３１粒６からも固相エ
ビクキシャル成長が進み、第３図ら）に示す如く、形成
された単結晶Ｓ】膜５には多くの粒界が含まれており、
良質の単結晶Ｓｉ膜を得ることが困難であった。
た状態で、ＴＥＭ写真により熱酸化膜２と非晶質Ｓｉ膜
４との界面付近を観察すると、第３図（ａ）に示す如く
、非晶質の他に微小結晶Ｓｉ粒（直径１００Å以下）６
が存在している。このため、非晶質Ｓｉ膜４に低温アニ
ールを施すと、前述の種領域から固相エピタキシャル成
長が開始されると共に、微小結晶３１粒６からも固相エ
ビクキシャル成長が進み、第３図ら）に示す如く、形成
された単結晶Ｓ】膜５には多くの粒界が含まれており、
良質の単結晶Ｓｉ膜を得ることが困難であった。
本発明は、上記の問題点を解決するものであり、その課
題は、微小結晶Ｓｉ粒の析出を抑制して単結晶Ｓｉ膜を
得ることが可能なＳＯ１基板の製造方法を提供すること
にある。
題は、微小結晶Ｓｉ粒の析出を抑制して単結晶Ｓｉ膜を
得ることが可能なＳＯ１基板の製造方法を提供すること
にある。
上記目的を達成するため、本発明に係るＳＯＩ基板の製
造方法は、絶縁膜に凹凸面を形成した後、非晶質Ｓｉ膜
を堆積する工程を含むものである。例えば、その凹凸面
としてはストライブ状の溝部である場合が包含される。
造方法は、絶縁膜に凹凸面を形成した後、非晶質Ｓｉ膜
を堆積する工程を含むものである。例えば、その凹凸面
としてはストライブ状の溝部である場合が包含される。
かかる構成によれば、応力緩和用溝部を有する絶縁膜上
に非晶質Ｓｉ膜が形成されるが、その後基板温度を常温
まで下げた場合、絶縁膜と非晶質Ｓｉ膜との熱膨張率の
相違により、その界面に熱応力が生じ、この応力を緩和
するために界面付近の非晶質Ｓｉが単結晶化して微小結
晶Ｓｉ粒を析出させる傾向にあるものの、絶縁膜上に凹
凸面が形成されているので、上記界面付近の熱応力が緩
和される故、微小結晶５ｉｒｉの析出が抑制される。か
かる状態で低温アニールが行われるので、種領域からの
同相エピタキシャル成長が主流となり、良質の単結晶Ｓ
ｉ膜が得られることとなる。
に非晶質Ｓｉ膜が形成されるが、その後基板温度を常温
まで下げた場合、絶縁膜と非晶質Ｓｉ膜との熱膨張率の
相違により、その界面に熱応力が生じ、この応力を緩和
するために界面付近の非晶質Ｓｉが単結晶化して微小結
晶Ｓｉ粒を析出させる傾向にあるものの、絶縁膜上に凹
凸面が形成されているので、上記界面付近の熱応力が緩
和される故、微小結晶５ｉｒｉの析出が抑制される。か
かる状態で低温アニールが行われるので、種領域からの
同相エピタキシャル成長が主流となり、良質の単結晶Ｓ
ｉ膜が得られることとなる。
次に、本発明の一実施例を添付図面に基づいて説明する
。
。
第１図は、本発明に係るＳＯＩ基板の製造方法の一実施
例における製造プロセスを示す縦断面図である。
例における製造プロセスを示す縦断面図である。
まず、第１図（ａ）に示す如く、単結晶Ｓｉ基板１上に
熱酸化膜（ＳＩＤ２） ２を形成した後、単結晶Ｓｉ面
の一部を種領域とすべく窓開は部２ａを開口する。
熱酸化膜（ＳＩＤ２） ２を形成した後、単結晶Ｓｉ面
の一部を種領域とすべく窓開は部２ａを開口する。
次に、第１！（ｂ）に示す如く、熱酸化膜２上にストラ
イブ状のレジスト３をバターニングした後、エツチング
を５色し、第１図（Ｃ）に示すストライブ状の溝部２Ｆ
）クストライブ間隔は０．５μｍ〜５μｎ、溝深さは１
００人〜１０００人）を形成する。次に、第１図（ｄ）
に示すｂ＜、超高真空ＥＢ蒸着法又は減圧ＣＶＤ法によ
り熱酸化膜２上に非晶質Ｓｉ膜４を堆積形成する。この
後、基板温度を常温まで下げた場合、熱酸化、嘆２と非
晶質Ｓｉ膜４との熱膨張率の差で収ＦｉＬｌｔが違うが
、ストライブ状の溝部２ｂの存在により非晶質Ｓｉ摸内
の応力が分散緩和されるので、界面付近に微小結晶Ｓｉ
の出現が軽減される。次に、低温（５００℃〜６００℃
）でアニールを行い、第１図（ｅ）に示す如くの単結晶
Ｓｉ膜５を形成する。即ち、低温アニールによって非晶
質Ｓｉ膜４の種領域から縦方向に固＋月エピタキシャル
成長が進み、この後項方向に固相エピタキシャル成長が
波及し、非晶質Ｓｉ膜４の全部が単結晶化される。この
際、アニーνし前に微小結晶Ｓｉ粒の析出が抑制されて
いるので、微小結晶３２粒を種とする同相エピタキシャ
ル成長が減少し、粒界の少ない良質の単結晶Ｓｉ膜５が
得られる。
イブ状のレジスト３をバターニングした後、エツチング
を５色し、第１図（Ｃ）に示すストライブ状の溝部２Ｆ
）クストライブ間隔は０．５μｍ〜５μｎ、溝深さは１
００人〜１０００人）を形成する。次に、第１図（ｄ）
に示すｂ＜、超高真空ＥＢ蒸着法又は減圧ＣＶＤ法によ
り熱酸化膜２上に非晶質Ｓｉ膜４を堆積形成する。この
後、基板温度を常温まで下げた場合、熱酸化、嘆２と非
晶質Ｓｉ膜４との熱膨張率の差で収ＦｉＬｌｔが違うが
、ストライブ状の溝部２ｂの存在により非晶質Ｓｉ摸内
の応力が分散緩和されるので、界面付近に微小結晶Ｓｉ
の出現が軽減される。次に、低温（５００℃〜６００℃
）でアニールを行い、第１図（ｅ）に示す如くの単結晶
Ｓｉ膜５を形成する。即ち、低温アニールによって非晶
質Ｓｉ膜４の種領域から縦方向に固＋月エピタキシャル
成長が進み、この後項方向に固相エピタキシャル成長が
波及し、非晶質Ｓｉ膜４の全部が単結晶化される。この
際、アニーνし前に微小結晶Ｓｉ粒の析出が抑制されて
いるので、微小結晶３２粒を種とする同相エピタキシャ
ル成長が減少し、粒界の少ない良質の単結晶Ｓｉ膜５が
得られる。
なお、上記実施例において非晶質Ｓｉ膜４の降温に伴う
応力を緩和する熱酸化膜２の表面構造はストライブ状の
溝構造としであるが、これに限らず一般的に凹凸面構造
としても良Ｊ、 Ｎ。
応力を緩和する熱酸化膜２の表面構造はストライブ状の
溝構造としであるが、これに限らず一般的に凹凸面構造
としても良Ｊ、 Ｎ。
以上説明したように、本発明に係るＳＯＩ基板の製造方
法は、非晶質５ｉｌｌ１％の下地となるべき絶縁膜に種
領域の外、凹凸面を形成した後、この上に非晶ＸＳ＋Ｗ
を形成するものであるから、その後の絶縁膜の降温によ
る応力が凹凸面の存在により緩和され、界面付近での微
小結晶Ｓｉの発生が抑制されるので、アニール工程にお
いて微小結晶Ｓｉ粒を種とする非晶質Ｓｉ膜の部分的な
単結晶化を防止でき、従来に比して、粒界の少ない良質
の単結晶Ｓｉ膜を有するＳＯＩ基板が得られる。
法は、非晶質５ｉｌｌ１％の下地となるべき絶縁膜に種
領域の外、凹凸面を形成した後、この上に非晶ＸＳ＋Ｗ
を形成するものであるから、その後の絶縁膜の降温によ
る応力が凹凸面の存在により緩和され、界面付近での微
小結晶Ｓｉの発生が抑制されるので、アニール工程にお
いて微小結晶Ｓｉ粒を種とする非晶質Ｓｉ膜の部分的な
単結晶化を防止でき、従来に比して、粒界の少ない良質
の単結晶Ｓｉ膜を有するＳＯＩ基板が得られる。
第１図（ａ）〜（ｅ）は、本発明に係るＳＯＩ基板の製
造方法の一実施例における製造プロセスを工程を追って
示す縦断面図である。 第２図（ａ）〜（Ｃ）は、従来のＳＯＩ基板の製造方法
の一例における製造プロセスを工程を追って示す縦断面
図である。 第３図（ａ）は、同従来例における非晶質Ｓｉ膜の形成
後の状態を示す拡大縦断面図で、第３図ら）は、同従来
例における非晶質Ｓｉ膜のアニール後の状態を示す拡大
縦断面図である。 １ 単結晶Ｓｉ基板、２ 熱酸化膜、２ａ 窓開は部、
２ｂ ストライブ状の溝部、３ レジスト、４ 非晶Ｘ
Ｓｉ膜、５ 単結晶Ｓｉ膜、６ 微小結晶／″２ａ 第 図
造方法の一実施例における製造プロセスを工程を追って
示す縦断面図である。 第２図（ａ）〜（Ｃ）は、従来のＳＯＩ基板の製造方法
の一例における製造プロセスを工程を追って示す縦断面
図である。 第３図（ａ）は、同従来例における非晶質Ｓｉ膜の形成
後の状態を示す拡大縦断面図で、第３図ら）は、同従来
例における非晶質Ｓｉ膜のアニール後の状態を示す拡大
縦断面図である。 １ 単結晶Ｓｉ基板、２ 熱酸化膜、２ａ 窓開は部、
２ｂ ストライブ状の溝部、３ レジスト、４ 非晶Ｘ
Ｓｉ膜、５ 単結晶Ｓｉ膜、６ 微小結晶／″２ａ 第 図
Claims (1)
- （１）単結晶Ｓｉ基板上に該基板表面の一部を種領域と
して露出させて非晶質絶縁膜を形成し、その上に非晶質
Ｓｉ膜を堆積した後、該非晶質Ｓｉ膜を固相エピタキシ
ャル成長させて単結晶化するＳＯＩ基板の製造方法であ
って、該非晶質絶縁膜に凹凸面を形成した後、前記非晶
質Ｓｉ膜を堆積させることを特徴とするＳＯＩ基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1351089A JPH02194522A (ja) | 1989-01-23 | 1989-01-23 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1351089A JPH02194522A (ja) | 1989-01-23 | 1989-01-23 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194522A true JPH02194522A (ja) | 1990-08-01 |
Family
ID=11835141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1351089A Pending JPH02194522A (ja) | 1989-01-23 | 1989-01-23 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194522A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541354A (ja) * | 1991-03-27 | 1993-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| GB2289060A (en) * | 1994-05-03 | 1995-11-08 | Bosch Gmbh Robert | Method for producing an insulation layer on a silicon wafer |
| KR100234388B1 (ko) * | 1996-08-30 | 1999-12-15 | 윤종용 | 실리콘박막의 결정화 방법 |
| KR100460209B1 (ko) * | 2002-11-08 | 2004-12-04 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘층의 결정화 방법 |
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
-
1989
- 1989-01-23 JP JP1351089A patent/JPH02194522A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541354A (ja) * | 1991-03-27 | 1993-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6242759B1 (en) | 1991-03-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6337236B2 (en) | 1991-03-27 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| GB2289060A (en) * | 1994-05-03 | 1995-11-08 | Bosch Gmbh Robert | Method for producing an insulation layer on a silicon wafer |
| GB2289060B (en) * | 1994-05-03 | 1998-01-07 | Bosch Gmbh Robert | Method for producing an insulation layer on a silicon wafer |
| KR100234388B1 (ko) * | 1996-08-30 | 1999-12-15 | 윤종용 | 실리콘박막의 결정화 방법 |
| KR100460209B1 (ko) * | 2002-11-08 | 2004-12-04 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘층의 결정화 방법 |
| JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02194522A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
| JPH02260524A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPS5840820A (ja) | シリコン単結晶膜形成法 | |
| JPH01110776A (ja) | 半導体多結晶薄膜の製造方法 | |
| JP2836371B2 (ja) | 半導体装置の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP2825676B2 (ja) | 結晶の形成方法 | |
| JP2752164B2 (ja) | 多結晶シリコン膜の製造方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPH02143414A (ja) | 単結晶膜の形成方法 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPS58176921A (ja) | 半導体基体およびその製法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPH01245511A (ja) | 結晶の形成方法 | |
| JPS61284913A (ja) | ＧａＡｓの選択エピタキシヤル成長方法 | |
| JPH0458525A (ja) | 半導体装置の製造方法 | |
| JP2615629B2 (ja) | 半導体装置の製造方法 | |
| JP2793241B2 (ja) | Ｓｏｉ形成法 | |
| JPS59227137A (ja) | 半導体基板の製造方法 | |
| JPH01245510A (ja) | 結晶の形成方法 | |
| JPH0216720A (ja) | 固相エピタキシヤル成長方法 |