JPH02193439A - 装置内監視システム - Google Patents
装置内監視システムInfo
- Publication number
- JPH02193439A JPH02193439A JP1011880A JP1188089A JPH02193439A JP H02193439 A JPH02193439 A JP H02193439A JP 1011880 A JP1011880 A JP 1011880A JP 1188089 A JP1188089 A JP 1188089A JP H02193439 A JPH02193439 A JP H02193439A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- main signal
- circuit
- output
- replaced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims description 13
- 238000003780 insertion Methods 0.000 claims description 23
- 230000037431 insertion Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012806 monitoring device Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主信号の空きビットにテストパターンを挿入し
て装置内監視を行なう装置内監視方法に関するものであ
る。
て装置内監視を行なう装置内監視方法に関するものであ
る。
従来、この種の装置内監視方法は、第２図に示すように
主信号ライン１１０に一定区間ごとにテストパターンチ
ェック回路１１．１２．１３を設けて装置内監視を行な
っていた。
主信号ライン１１０に一定区間ごとにテストパターンチ
ェック回路１１．１２．１３を設けて装置内監視を行な
っていた。
上述した従来の装置内監視方法は、第２図からも明らか
カようにエラーを伝搬してしまうという問題およびエラ
ーが伝搬してしまうために障害発生箇所を明らかにする
ことができないという問題があった。
カようにエラーを伝搬してしまうという問題およびエラ
ーが伝搬してしまうために障害発生箇所を明らかにする
ことができないという問題があった。
本発明の装置内監視方法は、第１のテストパターン発生
回路の出力と主信号とを入力とする第１のテストパター
ン挿入回路と、第１のテストパターン挿入回路の出力を
入力とするテストパターンチェック回路と、第１のテス
トパターン挿入回路の出力と第２のテストパターン発生
回路の出力とを入力とする第２のテストパターン挿入回
路と、第１のテストパターン挿入回路の出力と第２のテ
ストパターン挿入回路の出力とテストパターンチェック
回路の出力とを切換え制御信号として入力する切り換え
回路とを有し、主信号の空きビットにテストパターンを
挿入するとともに主信号の空きビットに挿入されている
テストパターンの付け替えとチェックとを行ない、テス
トパターンをチェックした結果を制御信号としてテスト
パターンの付け替えをしていない主信号とテストパター
ンを付け替えた主信号とを切り換えるものである。
回路の出力と主信号とを入力とする第１のテストパター
ン挿入回路と、第１のテストパターン挿入回路の出力を
入力とするテストパターンチェック回路と、第１のテス
トパターン挿入回路の出力と第２のテストパターン発生
回路の出力とを入力とする第２のテストパターン挿入回
路と、第１のテストパターン挿入回路の出力と第２のテ
ストパターン挿入回路の出力とテストパターンチェック
回路の出力とを切換え制御信号として入力する切り換え
回路とを有し、主信号の空きビットにテストパターンを
挿入するとともに主信号の空きビットに挿入されている
テストパターンの付け替えとチェックとを行ない、テス
トパターンをチェックした結果を制御信号としてテスト
パターンの付け替えをしていない主信号とテストパター
ンを付け替えた主信号とを切り換えるものである。
本発明においては、テストパターンにエラーが生じた状
態の主信号の伝搬が抑制される。
態の主信号の伝搬が抑制される。
次に本発明について図面を用いて説明する０第１図は本
発明による装置内監視方法の一実施例を説明するための
装置内監視装置のブロック図である。同図において、第
１のテストパターン挿入回路１は第１の主信号１０１と
第１のテストパターン発生回路２から出力された第１の
テストパターン１０２とを入力として第１の主信号１０
１の空きビットに第１のテストパターン１０２を挿入し
て出力する。テストパターンチェック回路３は第１のテ
ストパターン挿入回路１から出力された第２の主信号１
０３を入力してテストパターンのチェックを行なう。第
２のテストパターン挿入回路４は第２のテストパターン
発生回路５から出力された第２のテストパターン１０４
と第２の主信号１０３とを入力として第２の主信号１０
３の空きビットに挿入されているテストパターンを付け
替える。切り換え回路６は第２の主信号１０３と第２の
テストパターン挿入回路４から出力された第３の主信号
１０５とテストパターンチェック回路３から出力された
切り換え制御信号１０６とを入力として第２の主信号１
０３と第３の主信号１０５との切り換えを行なう。
発明による装置内監視方法の一実施例を説明するための
装置内監視装置のブロック図である。同図において、第
１のテストパターン挿入回路１は第１の主信号１０１と
第１のテストパターン発生回路２から出力された第１の
テストパターン１０２とを入力として第１の主信号１０
１の空きビットに第１のテストパターン１０２を挿入し
て出力する。テストパターンチェック回路３は第１のテ
ストパターン挿入回路１から出力された第２の主信号１
０３を入力してテストパターンのチェックを行なう。第
２のテストパターン挿入回路４は第２のテストパターン
発生回路５から出力された第２のテストパターン１０４
と第２の主信号１０３とを入力として第２の主信号１０
３の空きビットに挿入されているテストパターンを付け
替える。切り換え回路６は第２の主信号１０３と第２の
テストパターン挿入回路４から出力された第３の主信号
１０５とテストパターンチェック回路３から出力された
切り換え制御信号１０６とを入力として第２の主信号１
０３と第３の主信号１０５との切り換えを行なう。
次にその動作を説明する。
まず、主信号１０１は第１のテストパターン（以下ＴＰ
と記す）挿入回路１に入力される。第１のＴＰ発生回路
２の出力である第１のＴＰ１０２も、第１のＴＰ挿入回
路１に入力され、主信号１０１の空きビットに第１のＴ
Ｐ １０２が挿入される。第１のＴＰＩＱ２が挿入さ
れた第２の主信号１０３はＴＰチェック回路３に入力さ
れ、ＴＰのチェックが行なわれる。ＴＰのチェックを行
なった判定結果が切り換え制御信号１０６として出力さ
れる。第２の主信号１０３は第２のＴＰ挿入回路４に入
力される。
と記す）挿入回路１に入力される。第１のＴＰ発生回路
２の出力である第１のＴＰ１０２も、第１のＴＰ挿入回
路１に入力され、主信号１０１の空きビットに第１のＴ
Ｐ １０２が挿入される。第１のＴＰＩＱ２が挿入さ
れた第２の主信号１０３はＴＰチェック回路３に入力さ
れ、ＴＰのチェックが行なわれる。ＴＰのチェックを行
なった判定結果が切り換え制御信号１０６として出力さ
れる。第２の主信号１０３は第２のＴＰ挿入回路４に入
力される。
第２のＴＰ発生回路５の出力である第２のＴＰは同じく
第２のＴＰ挿入回路４に入力され、ここで第１の主信号
１０３に挿入されていた第１のＴＰ１０２が第２のＴＰ
１０４に付け替えられて第３の主信号１０５として出力
される。今、仮に第１のＴＰ挿入回路１と第２のＴＰ挿
入回路４との間でＴＰＫエラーが発生した場合でも、新
しい第２のＴＰ１０４を付け替えることで、ＴＰＯエラ
ーは除去されるととＫなる＠切り換え回路６は第２の主
信号１０３と第３の主信号１０５と切り換え制御信号１
０６とを入力とする。切り換え回路６は第２の主信号１
０３のＴＰＫ誤シがあった場合は第３の主信号１０５を
出力し、第２の主信号１０３のＴＰに誤シがない場合は
、第２の主信号１０３をそのまま出力するように動作す
る。この切り換え回路６は、第２の主信号１０３のＴＰ
をチェックした結果である切り換え制御信号１０６によ
多制御される。
第２のＴＰ挿入回路４に入力され、ここで第１の主信号
１０３に挿入されていた第１のＴＰ１０２が第２のＴＰ
１０４に付け替えられて第３の主信号１０５として出力
される。今、仮に第１のＴＰ挿入回路１と第２のＴＰ挿
入回路４との間でＴＰＫエラーが発生した場合でも、新
しい第２のＴＰ１０４を付け替えることで、ＴＰＯエラ
ーは除去されるととＫなる＠切り換え回路６は第２の主
信号１０３と第３の主信号１０５と切り換え制御信号１
０６とを入力とする。切り換え回路６は第２の主信号１
０３のＴＰＫ誤シがあった場合は第３の主信号１０５を
出力し、第２の主信号１０３のＴＰに誤シがない場合は
、第２の主信号１０３をそのまま出力するように動作す
る。この切り換え回路６は、第２の主信号１０３のＴＰ
をチェックした結果である切り換え制御信号１０６によ
多制御される。
以上説明したように本発明は、主信号の空きビットに挿
入されているテストパターンの付け替えとチェックとを
行ない、テストパターンをチェックした結果を制御信号
としてテストパターンの付け替えをしていない主信号と
テストパターンを付け替えた主信号とを切り換えるとと
くよシ、テストパターンにエラーが生じたままの主信号
が伝搬され続けることを回避できる効果がある。また、
本発明を多段に接続する場合はテストパターンチニック
回路の出力をモニターすることによシ誤り発生区間の確
定をすることができる効果がある。
入されているテストパターンの付け替えとチェックとを
行ない、テストパターンをチェックした結果を制御信号
としてテストパターンの付け替えをしていない主信号と
テストパターンを付け替えた主信号とを切り換えるとと
くよシ、テストパターンにエラーが生じたままの主信号
が伝搬され続けることを回避できる効果がある。また、
本発明を多段に接続する場合はテストパターンチニック
回路の出力をモニターすることによシ誤り発生区間の確
定をすることができる効果がある。
第１図は本発明による装置内監視方法の一実施例を説明
する装置内監視装置を示すブロック図、第２図は従来例
を示すブロック図である。 １・・・・第１のテストパターン挿入回路、２−−・・
第１のテストパターン発生回路、３・・・・テストパタ
ーンチェック回路、４・・・・第２のテストパターン挿
入回路、５・Ｏ・・第２のテストパターン発生回路、６
・・・・切り換え回路、１０１・・・・第１の主信号、
１０２・・・・第１のテストパターン、１０３・・・・
第２の主信号、１０４・・・−第２のテストパターン、
１０５・・・・第３の主信号、１０６・・・・切り換え
制御信号、１０７・・・・第４の主信号。
する装置内監視装置を示すブロック図、第２図は従来例
を示すブロック図である。 １・・・・第１のテストパターン挿入回路、２−−・・
第１のテストパターン発生回路、３・・・・テストパタ
ーンチェック回路、４・・・・第２のテストパターン挿
入回路、５・Ｏ・・第２のテストパターン発生回路、６
・・・・切り換え回路、１０１・・・・第１の主信号、
１０２・・・・第１のテストパターン、１０３・・・・
第２の主信号、１０４・・・−第２のテストパターン、
１０５・・・・第３の主信号、１０６・・・・切り換え
制御信号、１０７・・・・第４の主信号。
Claims (1)
- 主信号の空きビットにテストパターンを挿入して装置内
監視を行なう装置内監視方法において、第１のテストパ
ターン発生回路の出力と主信号とを入力とする第１のテ
ストパターン挿入回路と、前記第１のテストパターン挿
入回路の出力を入力とするテストパターンチェック回路
と、前記第１のテストパターン挿入回路の出力と第２の
テストパターン発生回路の出力とを入力とする第２のテ
ストパターン挿入回路と、前記第１のテストパターン挿
入回路の出力と前記第２のテストパターン挿入回路の出
力と前記テストパターンチェック回路の出力とを切り換
え制御信号として入力する切り換え回路とを備え、主信
号の空きビットに挿入されているテストパターンの付け
替えとチェックとを行ない、テストパターンをチェック
した結果を制御信号としてテストパターンの付け替えを
していない主信号とテストパターンを付け替えた主信号
とを切り換えることを特徴とした装置内監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011880A JP2725706B2 (ja) | 1989-01-23 | 1989-01-23 | 装置内監視システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011880A JP2725706B2 (ja) | 1989-01-23 | 1989-01-23 | 装置内監視システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02193439A true JPH02193439A (ja) | 1990-07-31 |
| JP2725706B2 JP2725706B2 (ja) | 1998-03-11 |
Family
ID=11790046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011880A Expired - Lifetime JP2725706B2 (ja) | 1989-01-23 | 1989-01-23 | 装置内監視システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725706B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162475A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614753A (en) * | 1979-07-16 | 1981-02-13 | Fujitsu Ltd | Relay supervisory system |
| JPS63224438A (ja) * | 1987-03-13 | 1988-09-19 | Fujitsu Ltd | 環状パケツト通信方式 |
-
1989
- 1989-01-23 JP JP1011880A patent/JP2725706B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614753A (en) * | 1979-07-16 | 1981-02-13 | Fujitsu Ltd | Relay supervisory system |
| JPS63224438A (ja) * | 1987-03-13 | 1988-09-19 | Fujitsu Ltd | 環状パケツト通信方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162475A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2725706B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385755B1 (en) | Information processing system and logic LSI, detecting a fault in the system or the LSI, by using internal data processed in each of them | |
| JPH02193439A (ja) | 装置内監視システム | |
| JPH0366879B2 (ja) | ||
| JPH07312589A (ja) | 誤り許容パターンマッチング回路 | |
| KR200212442Y1 (ko) | 동기식 광전송 시스템에서 시스템 클럭의 감시 및이상유무 검출을 통한 경보발생장치 | |
| JPH11125662A (ja) | 半導体集積回路及びフルスキャン実行方法 | |
| US20020193960A1 (en) | Method for operating a TAP controller and corresponding TAP controller | |
| JPS58168328A (ja) | 直並列変換回路 | |
| JPH01303935A (ja) | 直列／並列変換回路 | |
| JPH03255542A (ja) | 擬障方式 | |
| JPH0460847A (ja) | 障害箇所情報報告回路 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPH0520219A (ja) | 入出力制御装置 | |
| JPH0682529A (ja) | 半導体集積回路及びそのテストパターンの設計方法 | |
| JPH10173636A (ja) | 故障検出回路 | |
| JPH05341003A (ja) | 多重化された論理回路のエラーチェック方式 | |
| JPH1096759A (ja) | 半導体集積回路、及び半導体集積回路の故障検出方法 | |
| KR20070098200A (ko) | 반도체 칩 테스트 장치 및 그 방법 | |
| JPS6381282A (ja) | 論理回路 | |
| JPH05274070A (ja) | ケーブル接続チェック回路 | |
| JPS61213934A (ja) | シフトパス回路 | |
| JPH03204039A (ja) | 二重化制御装置 | |
| JPH06249925A (ja) | 半導体集積回路 | |
| JPH0294722A (ja) | パリティ監視方式 | |
| JPH08320806A (ja) | ディジタルｉｃの障害自動検出システム |