JPH02192756A - 多層配線構造の半導体装置の製造方法 - Google Patents
多層配線構造の半導体装置の製造方法Info
- Publication number
- JPH02192756A JPH02192756A JP1281089A JP1281089A JPH02192756A JP H02192756 A JPH02192756 A JP H02192756A JP 1281089 A JP1281089 A JP 1281089A JP 1281089 A JP1281089 A JP 1281089A JP H02192756 A JPH02192756 A JP H02192756A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring
- wiring layer
- conductive material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体基板上に複数層の配線層を有する多層配
線構造の半導体装置の製造方法に関する。
線構造の半導体装置の製造方法に関する。
［従来の技術］
従来の多層配線構造の半導体装置の製造方法においては
、不純物拡散層が選択的に形成された半導体基板上に絶
縁膜を形成し、この絶縁膜の所定位置にコンタクトホー
ルを形成し、更に、このコンタクトホールを埋込むよう
にして前記絶縁膜上に配線層を形成する。また、上層配
線層と下層配線層とを電気的に接続する場合には、下層
配線層上に眉間絶縁膜を形成し、この眉間絶縁膜の所定
位置にコンタクトホールを形成した後、このコンタクト
ホールを埋込むようにして上層配線層を所定の配線パタ
ーンで形成する。これにより、前記不純物拡散層と前記
最下層配線層とが、また、下層配線層とその直上の上層
配線層とが相互に電気的に接続される。
、不純物拡散層が選択的に形成された半導体基板上に絶
縁膜を形成し、この絶縁膜の所定位置にコンタクトホー
ルを形成し、更に、このコンタクトホールを埋込むよう
にして前記絶縁膜上に配線層を形成する。また、上層配
線層と下層配線層とを電気的に接続する場合には、下層
配線層上に眉間絶縁膜を形成し、この眉間絶縁膜の所定
位置にコンタクトホールを形成した後、このコンタクト
ホールを埋込むようにして上層配線層を所定の配線パタ
ーンで形成する。これにより、前記不純物拡散層と前記
最下層配線層とが、また、下層配線層とその直上の上層
配線層とが相互に電気的に接続される。
［発明が解決しようとする課題］
しかしながら、上述した従来方法においては、各配線層
間の眉間絶縁膜を形成する毎に、コンタクトホールを開
孔するためのフォトレジスト工程が必要であり、製造工
程が煩雑であるという欠点がある。また、このフォトレ
ジスト工程においてコンタクトホールの形成不良が発生
することがあるが、配線層の積層数が多い半導体装置で
はフォトレジスト工程が多くなるため、コンタクトホー
ルの形成不良が発生しやすい。このため、多層配線構造
においては、各配線層間の導通不良が発生しゃずいとい
う問題点がある。
間の眉間絶縁膜を形成する毎に、コンタクトホールを開
孔するためのフォトレジスト工程が必要であり、製造工
程が煩雑であるという欠点がある。また、このフォトレ
ジスト工程においてコンタクトホールの形成不良が発生
することがあるが、配線層の積層数が多い半導体装置で
はフォトレジスト工程が多くなるため、コンタクトホー
ルの形成不良が発生しやすい。このため、多層配線構造
においては、各配線層間の導通不良が発生しゃずいとい
う問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
製造が容易であると共に、導通不良の発生率を低減でき
る多層配線構造の半導体装置の製造方法を提供すること
目的とする。
製造が容易であると共に、導通不良の発生率を低減でき
る多層配線構造の半導体装置の製造方法を提供すること
目的とする。
［課題を解決するための手段］
本発明に係る多層配線構造の半導体装置の製造方法は、
半導体基板の表面に相互間に絶縁膜を介して複数層の配
線層を形成する工程と、各配線層を挿通するコンタクト
ホールを形成する工程と、このコンタクトホールを導電
性物質により埋込んで前記複数層の配線層を相互に電気
的に接続する工程とを有することを特徴とする。
半導体基板の表面に相互間に絶縁膜を介して複数層の配
線層を形成する工程と、各配線層を挿通するコンタクト
ホールを形成する工程と、このコンタクトホールを導電
性物質により埋込んで前記複数層の配線層を相互に電気
的に接続する工程とを有することを特徴とする。
［作用］
本発明においては、複数層の配線層を押通するコンタク
トホールを形成した後、このコンタクトホールを導電性
物質により埋込んで前記各配線層を電気的に接続する。
トホールを形成した後、このコンタクトホールを導電性
物質により埋込んで前記各配線層を電気的に接続する。
従って、１つのフォトレジスト工程で１つのコンタクト
ホールを形成することにより複数層の配線層を接続する
ことができるので、コンタクトホールの形成不良による
導通不良を抑制することができる。
ホールを形成することにより複数層の配線層を接続する
ことができるので、コンタクトホールの形成不良による
導通不良を抑制することができる。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例方法を示す半導体装置の
断面図である。
断面図である。
先ず、半導体基板１の表面に選択的に不純物を導入して
不純物拡散層２を形成する。その後、基板１上に第１絶
縁膜３を形成する。
不純物拡散層２を形成する。その後、基板１上に第１絶
縁膜３を形成する。
次に、この第１絶縁膜３上に第１配線４を所定の配線パ
ターンで形成し、その後、この第１配線４を覆うように
して全面に第２絶縁ＪＩｉ５を形成する。更に、この第
２絶縁膜５上に所定の配線パターンで第゛２配線６を形
成し、その後、全面に第３絶縁膜７を形成する。
ターンで形成し、その後、この第１配線４を覆うように
して全面に第２絶縁ＪＩｉ５を形成する。更に、この第
２絶縁膜５上に所定の配線パターンで第゛２配線６を形
成し、その後、全面に第３絶縁膜７を形成する。
次いで、この第３絶縁膜７から基板１の表面の不純物拡
散層２に到達するコンタクトホール９を開孔する。そし
て、このコンタクトホール９を導電性物質で埋込むと共
に、第３絶縁ｓ７上にこの導電性物質を所定の配線パタ
ーンに形成することによって、第３配線８を形成する。
散層２に到達するコンタクトホール９を開孔する。そし
て、このコンタクトホール９を導電性物質で埋込むと共
に、第３絶縁ｓ７上にこの導電性物質を所定の配線パタ
ーンに形成することによって、第３配線８を形成する。
これにより、本実施例の多層配線構造が形成される。
本実施例においては、上述の如く、不純物拡散層２、第
１配線４、第２配線６及び第３配線８が、１個のコンタ
クトホール９に第３配線８の形成用導電性物質を埋込む
ことにより、第３配線８の形成と同時に相互に電気的に
接続されている。これにより、３層構造の多層配線の場
合、従来はコンタクトボールを開孔するためのフォトレ
ジスト工程が３回必要であったのに対し、本実施例にお
いては１回のフォトレジスト工程でよいため、製造が容
易になると共に、コンタクトホール形成不良による配線
層間の導通不良の発生率が著しく減少する。
１配線４、第２配線６及び第３配線８が、１個のコンタ
クトホール９に第３配線８の形成用導電性物質を埋込む
ことにより、第３配線８の形成と同時に相互に電気的に
接続されている。これにより、３層構造の多層配線の場
合、従来はコンタクトボールを開孔するためのフォトレ
ジスト工程が３回必要であったのに対し、本実施例にお
いては１回のフォトレジスト工程でよいため、製造が容
易になると共に、コンタクトホール形成不良による配線
層間の導通不良の発生率が著しく減少する。
第２図は本発明の第２の実施例方法を示す半導体装置の
断面図である。本実施例が第１の実施例と異なる点はコ
ンタクトホール９が導電性物質１０により埋込まれてい
ることにあり、その他の構造は基本的に第１の実施例と
同様であるので、第２図において第１図と同一物には同
一符号を付してその詳しい説明は省略する。
断面図である。本実施例が第１の実施例と異なる点はコ
ンタクトホール９が導電性物質１０により埋込まれてい
ることにあり、その他の構造は基本的に第１の実施例と
同様であるので、第２図において第１図と同一物には同
一符号を付してその詳しい説明は省略する。
本実施例においては、上述の如く、第３絶縁膜７の表面
から不純物拡散層２に到達するコンタクトホール９を開
孔した後、このコンタクトホール９に導電性物質１０を
埋込む。次いで、第３絶縁膜７上に、コンタクトホール
９内の導電性物質１０と接続される第３配線８を所定の
配線パターンで形成する。
から不純物拡散層２に到達するコンタクトホール９を開
孔した後、このコンタクトホール９に導電性物質１０を
埋込む。次いで、第３絶縁膜７上に、コンタクトホール
９内の導電性物質１０と接続される第３配線８を所定の
配線パターンで形成する。
本実施例においては、コンタクトホール９の内部に埋込
んだ導電性物質１０により、不純物拡散Ｎ２及び各配線
４，６．８を相互に電気的に接続する。これにより、コ
ンタクトホール９に対して被覆性に優れた導電性物質を
選択し、この導電性物質に適した方法によりコンタクト
ホール９を埋込むことが可能となり、第１の実施例に比
して、コンタクトホール９に埋込まれた導電性物質の被
覆性を向上させることができる。従って、配線層の数が
多く、コンタクトホールが深い多層配線楕造であっても
、各配線層間について良好な導通を得ることができる。
んだ導電性物質１０により、不純物拡散Ｎ２及び各配線
４，６．８を相互に電気的に接続する。これにより、コ
ンタクトホール９に対して被覆性に優れた導電性物質を
選択し、この導電性物質に適した方法によりコンタクト
ホール９を埋込むことが可能となり、第１の実施例に比
して、コンタクトホール９に埋込まれた導電性物質の被
覆性を向上させることができる。従って、配線層の数が
多く、コンタクトホールが深い多層配線楕造であっても
、各配線層間について良好な導通を得ることができる。
［発明の効果］
以上説明したように本発明によれば、複数層の配線層を
同一のコンタクトホールに埋込まれた導電性物質により
電気的に接続するから、コンタクトホールを形成するた
めのフォトレジスト工程の数を著しく削減できる。これ
により、半導体装置の多層配線の形成が容易になると共
に、コンタクト形成不良に起因する配線層間の導通不良
の発生率を著しく低減できる。
同一のコンタクトホールに埋込まれた導電性物質により
電気的に接続するから、コンタクトホールを形成するた
めのフォトレジスト工程の数を著しく削減できる。これ
により、半導体装置の多層配線の形成が容易になると共
に、コンタクト形成不良に起因する配線層間の導通不良
の発生率を著しく低減できる。
第１図は本発明の第１の実施例方法を示す半導体装置の
断面図、第２図は本発明の第２の実施例方法を示す半導
体装置の断面図である。 １；半導体基板、２；不純物拡散層、３；第１絶縁膜、
４；第１配線、５；第２絶縁膜、６；第２配線、７；第
３絶縁膜、８；第３配線、９；コンタクトホール、１０
．導電性物質 ゛） た。
断面図、第２図は本発明の第２の実施例方法を示す半導
体装置の断面図である。 １；半導体基板、２；不純物拡散層、３；第１絶縁膜、
４；第１配線、５；第２絶縁膜、６；第２配線、７；第
３絶縁膜、８；第３配線、９；コンタクトホール、１０
．導電性物質 ゛） た。
Claims (1)
- （１）半導体基板の表面に相互間に絶縁膜を介して複数
層の配線層を形成する工程と、各配線層を挿通するコン
タクトホールを形成する工程と、このコンタクトホール
を導電性物質により埋込んで前記複数層の配線層を相互
に電気的に接続する工程とを有することを特徴とする多
層配線構造の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281089A JPH02192756A (ja) | 1989-01-20 | 1989-01-20 | 多層配線構造の半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281089A JPH02192756A (ja) | 1989-01-20 | 1989-01-20 | 多層配線構造の半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192756A true JPH02192756A (ja) | 1990-07-30 |
Family
ID=11815745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1281089A Pending JPH02192756A (ja) | 1989-01-20 | 1989-01-20 | 多層配線構造の半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192756A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666007A (en) * | 1994-05-09 | 1997-09-09 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
-
1989
- 1989-01-20 JP JP1281089A patent/JPH02192756A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666007A (en) * | 1994-05-09 | 1997-09-09 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| US5691572A (en) * | 1994-05-09 | 1997-11-25 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| US5798299A (en) * | 1994-05-09 | 1998-08-25 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| EP0955672A3 (en) * | 1994-05-09 | 2000-01-12 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886429B1 (ko) | 반도체 소자 및 제조방법 | |
| US6960492B1 (en) | Semiconductor device having multilayer wiring and manufacturing method therefor | |
| JPH0685080A (ja) | 半導体装置及びその製造方法 | |
| JPH02192756A (ja) | 多層配線構造の半導体装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| JPH0536623A (ja) | 半導体装置の製造方法 | |
| JP3618974B2 (ja) | 半導体装置の製造方法 | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP2001035918A (ja) | 半導体装置及びその製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0268952A (ja) | 半導体装置及びその製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JP2925094B2 (ja) | 半導体装置の製造方法 | |
| JPS6057649A (ja) | 半導体装置の製造方法 | |
| JP2900477B2 (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| KR100365743B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| KR0135254B1 (ko) | 반도체 소자의 배선층 상호 연결방법 | |
| JPS59940A (ja) | 半導体装置の製造方法 | |
| JPH08316312A (ja) | 半導体装置の製造方法 |