JPH02192738A - ヘテロ接合電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はヘテロ接合界面の２次元電子ガスを利用したヘ
テロ接合電界効果トランジスタに関する。

（ロ）従来の技術 半絶縁性結晶基板上に、基板結晶より禁止帯幅の大きい
半導体の結晶を蓄積したヘテロ接合電界効果トランジス
タ（以下、ヘテロ接合ＦＥＴという）は、ある条件下で
ヘテロ接合界面に２次元電トランジスタ（ＨＥＭＴ）も
前記ヘテロ接合界面の２次元電子ガスを利用した装置で
ある（例えば、特公昭５９−５３７１４号公報参照）。

第３図はＡｌＧａＡｓ−ＧａＡｓヘテロ接合を用いた従
来のＨＥＭＴの模式的断面構造図であり、同図により以
下にその製造方法を説明する。

まず、半絶縁性ＧａＡｓ基板（２１）上に分子線エピタ
キシ（ＭＢＥ）技術または有機金属エビタキシ（ＯＭＶ
ＰＥ）技術により、アンドープにａＡｓ層（２２）を１
μｍの厚さまで成長させ、該アンドープＧａＡｓ層（２
２）上にアンドープＡ　ｊｘＧａ＋−ｘＡ　ｓ層（２３
）を０〜６０人の厚さまで成長させ、次に該アンドープ
Ａ　ＬｘＧ　ａｔ−ｘＡ　ｓ層（２３）上にＳｉドープ
Ａ　ｌｘＧ　ａｌ−ｘＡ　ｓ層（Ｓｉ濃度：　０．５−
２．ＯｘＩ　Ｑ　”ｃｍ−”）　（２４）を２５０−１
０００人の厚さまで成長させ、さらに該ＳｉドープＡ　
ｊｘＧ　ａｌ　−ｘＡ　ｓ層（２４）上にＳｉドープＧ
ａＡｓ層（Ｓｉ濃度＝０　、１〜５　、　Ｏｘ　１０　
”ｃｍ−”）（２５）を１００−２０００人の厚さまで
成長させる。ここで、ＸはＡｊｘＧａ＋−ｘＡ５中のＡ
ｊＡｓの組成を示す数値であり、略０．３である。

その後、このようにして形成されたヘテロエピタキシャ
ル基板上にＡ　ｕ−Ｇ　ｅ　／　Ｎ　ｉ等からなるオー
ミック金属を蒸着し、リフトオフ法によりソースを極形
成部およびドレインを極形成部に該金属を残し、合金化
を行ってオーミック領域をＳｉドープＧａＡｓ層（２５
）、ＳｉドープＡｊｘＧａｐ−ｘＡｓ層（２４）、アン
ドープＡ　ｊｘＧａ＋−ｘＡ　ｓ層（２３）、およびア
ンドープＧａＡｓ層（２２）内に貫通させてオーミック
電極（ソース電極（２６）、ドレインを極（２７）　）
を形成する。

前記ソース電極（２６）とドレイン１を極（２７）間の
ＳｉドープＧａＡｓ層（２５）を除去し、リセス部（２
８）を形成し、このリセス部（２８）上にゲートを極（
２９）を形成する。このゲート電極（２９）はＡｔまた
はＴ　ｉ　／　Ｐ　ｔ　／　Ａ　ｕ等をソース電極（２
６）とドレイン電極（２７）の間にリフトオフ法により
選択的に被着することにより形成される。

上述した如き製造方法により作成されたＨＥＭＴにおい
ては、アンドープＡ　ｌｘＧ　ａｌ−ｘＡ　ｓ層（２３
）とアンドープＧａＡｓ層（２２）とのヘテロ接合界面
の核層（２２）側に２次元電子ガスチャネル（３ｏ）が
形成される。Ｓｉ　ドープＡ　ｌｘＧ　ａｌ−ｘＡ　ｓ
層（２４）がゲート電極（２９）のショットキバリアΦ
ｍ及びアンドープＧａＡｓ層（２２）とアンドープＡｌ
ｘＧａ、、−ｘＡＳ層（２３）の電子親和力の差による
伝導帯エネルギー差△Ｅｃにより空乏化し、正にイオン
化した不純物により、アンドープＡ　ｊｘＧ　ａｔ−ｘ
Ａ　ｓ層（２３）とアンドープＧａＡｓ層（２２）との
ヘテロ接合界面に負電荷を持つ電子が誘起され、該２次
元電子ガスチャネル（３０）が形成される。

第４図は従来のＨＥＭＴのゲート電極（２９）−５ｉド
ープＡ　ｊｘＧ　ａｔ−ｘＡ　ｓ層（２４）−アンドー
プＡ　ｊｘＧａ＋−ｘＡ　ｓ層（２３）−アンドープＧ
ａＡｓ層（２２）に亘る伝導帯エネルギ図である。図中
Ｂｌ領域はＳｉドープＡ　ｊｘＧ　ａｌ−ｘＡ　ｓ層（
２４）に、Ｂ２領域はアンドープＡ　ｆｘＧ　ａｔ−ｘ
Ａ　ｓ層（２３）に、Ｂ３領域は２次元電子ガスチャネ
ル（３０）に、Ｂ４領域はアンドープＧａＡｓ層（２２
）に夫々対応しており、禁止帯幅はＢ１及びＢ２領域が
略１．８０ｅＶ、Ｂ３およびＢ４領域が１．４３ｅＶで
ある。また、Ｂ２領域とＢ３領域との界面すなわちＡ　
ｊｘＧａ＋−ｘＡ　ｓ層（２３）とＧａＡｓ層（２２）
とのヘテロ接合界面の伝導帯エネルギ差は略０．３２　
ｅＶである。該ヘテロ接合界面ではＡ　ｊｘＧａ＋−ｘ
Ａ　ｓ層（２３）とＧａＡｓ層（２２）とがいずれもア
ンドープであり、しかもＳｉドープＡ　ｊｘＧａ＋−ｘ
Ａ　ｓ層（２４）のイオン化した不純物と分離されるた
めイオン化不純物が極めて少なく、ソースｔｉ（２６）
とドレイン電極（２７）との間に電圧を印加すると電子
はイオンによる散乱が少ないため高速で動作する。なお
、誘起される２次元電子ガス濃度ｎｓは約５〜２０％１
ｄ’ａｍ　−”である。

ゲート電極（２９）の電界効果により二次元電子ガスチ
ャネル（３０）を通過する電子を制御することにより、
第３図に示す装置はＨＥＭＴとしてトランジスタ動作を
行なう。

なお、Ｓｉ　ドープＡ　ｌｘＧ　ａｔ−ｘＡ　ｓ層（２
４）表面は非常に活性で、表面酸化や不純物吸着等が生
じ不安定になり易く、また、接触抵抗が高く良好なオー
ミック電極形成が困難なので、ＳｉドープＧａＡｓ層（
２５）を設けている。

ところで、このようなＨＥＭＴにおいて、高性能を阻害
する寄生要因の一つとして、ゲート・ソース間抵抗Ｒｓ
（オーミック金属とＳｉドープＧａＡｓ層（２５）の接
触抵抗及びソース・ゲート間の電流通路抵抗よりなる）
があり、ＨＥＭＴを高性能化するためには抵抗Ｒｓを低
減することが必要である。

（ハ）発明が解決しようとする課題 ゲート・ソース間の電流通路には２次元電子ガスチャネ
ル（３０）以外にＳｉドープＧａＡｓ層（２５）、Ｓｉ
　ドープＡ　ｊｘＧａ＋−ｘＡ　ｓ層（２４）があり、
このうちＳｉドープＡ　ｊｘＧａ＋−ｘＡ　ｓ　（２４
）については該層上に設けられたゲート電極（２９）に
より２次元電子ガス濃度が制御される。即ち核層（２４
）がＨＥＭＴの相互コンダクタンスｇｍやゲート容量Ｃ
ｇｓに直接関係するため、核層（２４）の厚さを自由に
選ぶことができない、しかも、ＡＩＧ　ａ　Ａ　ｓ中の
電子移動度はＧａＡｓ中より小さく抵抗も大きい。この
ため、ＳｉドープＧａＡｓ層（２５）の膜厚を厚く（電
流通路を厚く）設定して抵抗Ｒｓを低減する方が好まし
く、厚いＳｉドープＧａＡｓ層（２５）を用いたデイ−
プリセス構造が一般的に採用されている。

しかし、オーミック領域の形成は拡散現象によるもので
あるから、合金温度及び時間によりオーミック領域の厚
さが制御され、オーミック金属とＳｉドープＧａＡｓ層
（２５）との接触抵抗を考慮すると（最適条件は４００
〜４５０℃、数分以内）、オーミック領域の厚さは制限
される。従って、Ｓｉ　ドープＧａＡｓ層（２５）を一
定（１０００人）以上に厚くすると、２次元電子ガスチ
ャネル層（３０）への接触抵抗が高くなり、逆に抵抗Ｒ
ｓが増大するという問題がある。

本発明は上述の間開に鑑み為されたものであって、抵抗
Ｒｓを十分に低減したヘテロ接合電界効果トランジスタ
を提供しようとするものである。

（ニ）課題を解決するための手段 本発明は、半絶縁性結晶基板と、この半絶縁性結晶基板
上に設けられた半導体チャネル層と、この半導体チャネ
ル層上に設けられた電子供給層と、この電子供給層上に
設けられたコンタクト層と、このコンタクト層上に設け
られた表面障壁層と、この表面障壁層上に設けられた制
御電極と、この制御電極を挟んで前記コンタクト層上に
設けられた入力電極及び出力電極とを備えて成ることを
特徴とするヘテロ接合電界効果トランジスタ２゛ある。

（ホ）作用 本発明によれば、上述の如き構造とすることによりコン
タクト層の膜厚を薄く設定できるとともに、キャップ層
の膜厚を厚く設定することができる。しかも、電子供給
層の不純物濃度を２次元電子ガス濃度のみを考慮して選
ぶことができる。

また、電子供給層の不純物濃度及び膜厚を２次元電子ガ
ス濃度の点からみた最適値に設定でき、表面障壁層の不
純物濃度及び膜厚を耐圧等の点からみた最適値に設定で
きる。

（へ）実施例 第１図は本発明に係るヘテロ接合を用いたＨ　ＥＭＴの
模式的断面構造図であり、同図により以下にその製造方
法を説明する。

まず、半絶縁性ＧａＡｓ基板（半絶縁性結晶基板）（１
）上にＭＢＥ技術によりアンドープＧａＡｓ層（半導体
チャネル層）（２）を１μｍの厚さまで成長させ、該ア
ンドープＧａＡｓ層（２）上にアンドープＡ　ｊｘＧａ
、−ｘＡ　ｓ層（スペーサ層）（３）を２０人の厚さま
で成長させる。このアンドープＡ　ｌｘＧ　ａｔ−ｘＡ
　ｓ　（３）とアンドープＧａＡｓ層（２）とのヘテロ
接合界面の核層（２）側に２次元電子ガスチャネル（１
２）が形成される。

次に前記アンドープＡ　ｌｘＧ　ａｌ−ｘＡ　ｓ層（３
）上にＳｉドープＡ　ｌｘＧ　ａｌ−ｘＡ　ｓ層（電子
供給層）（Ｓｉ濃度；２Ｘ１０”ｃｍ−″）（４）を１
２０人の厚さまで成長させ、さらに該ＳｉドープＡｌｘ
Ｇａ、−ｘＡ　ｓ層（４）上にＳｉドープＧａＡｓ層（
コンタクト層）（Ｓｉ濃度ｉ　２　、５　Ｘ　１０　”
ｃｍ−”）（５）を１００人の厚さまで成長させる。続
いて、前記ＳｉドープＧａＡｓ層（５）上にＳｉドープ
Ａ　ｆｘＧａ＋−ｘＡ　ｓ層（表面障壁層）（Ｓｉ濃度
；　２　Ｘ　１０　”ｃｍ−’）（６）を１８０人の厚
さまで成長させ、さらに該ＳｉドープＡ　ｊｘＧａ＋−
ｘＡ　ｓ層（６）上にＳｉドープＧａＡｓ層（キャップ
層）（Ｓｉ濃度；　２．５Ｘ　ｔ　Ｏ”ｃｍ−’）（７
）を１５００人の厚さまで成長させる。ここで、Ｘは略
０．２２である。

その後、このようにして形成されたヘテロエピタキシャ
ル基板上のソース電極形成部およびドレイン電極形成部
のＳｉドープＡ！ｘＧａ＋−ｘＡｓ層（６）およびＳｉ
ドープＧａＡｓ層（７）をウェットエツチング技術によ
り除去し、露出されたＳｉドープＧａＡｓ層（５）上に
Ａｕ−Ｇｅ／Ｎｉ等からなるオーミック金属を蒸着し、
リフトオフ法によりソース電極形成部およびドレイン電
極形成部に該金属を残し、合金化を行ってオーミック領
域をＳｉドープＧ　ａ　Ａ　ｓ層（５）、ＳｉドープＡ
　ｊｘＧ　ａｔ−ｘＡ　ｓ層（４）、アンドープＡｊｘ
Ｇａ＋−ｘＡｓ層（３）、およびアンドープＧａＡｓ層
（２）に貫通させてソース電極（入力を極）（８）およ
びドレイン電極（出力を極）（９）を形成する。なお、
ソース電極（８）およびドレイン電極（９）はＳｉドー
プＡ　ｌｘＧ　ａｔ−ｘＡ　ｓ層（６）、ＳｉドープＧ
ａＡｓ（７）の側面に接しているのが望ましいが必ずし
も接している必要はない。

前記ソース電極（８）とドレイン電極（９）間のＳｉド
ープＧａＡｓ層（７）を除去し、リセス部（１０）を形
成し、このリセス部（１ｏ）上にゲートを極（制御電極
）　（１１）を形成する。このゲート電極（１１）はＡ
ｔまたはＴ　ｉ　／　Ｐ　ｔ　／　Ａ　ｕ等をリフトオ
フ法により選択的に被着することにより形成される。

上述した如き製造方法により作成されたＨＥＭＴにおい
ては、アンドープＡ　ｊｘＧａ＋−ｘＡ　ｓ層（３）と
アンドープＧａＡｓ層（２）とのヘテロ接合界面の核層
（２）側に２次元電子ガスチャネル（１２）が形成され
る。ＳｉドープＡ　ｊｘＧａ＋−ｘＡ　ｓ層（４）がゲ
ート電極（１１）のショットキバリアΦｍ及びアンドー
プＧａＡｓ層（２）とアンドープＡ　ｊｘＧ　ａｔ−ｘ
Ａ　ｓ層（３）の電子親和力の差による伝導帯エネルギ
ー差△Ｅｃにより空乏化し、正にイオン化した不純物に
より、アンドープＡｊｘＧａ＋−ｘＡｓ層（３）とアン
ドープＧａＡｓ層（２）とのヘテロ接合界面に負電荷を
持つ電子が誘起され、該２次元電子ガスチャネル（１２
）が形成される。

第２図はこのＨＥＭＴのゲート電極（１１）Ｓｉドープ
Ａ　１ｘＧａ＋−ｘＡ　ｓ層（６）　　Ｓｉ　ドープＧ
ａＡｓ層（５）−アンドープＡ　ｊｘＧ　ａｔ−ｘＡ　
ｓ層（３）−アンドープＧａＡｓ層（２）に亘る伝導帯
エネルギ図である。図中Ａ１領域ＳｉドープＡ　ｊｘＧ
　ａｔ−ｘＡ、　ｓ層（６）に、Ａ２領域はＳｉ　ドー
プＧａＡｓ層（５）にＡ３領域はＳ１ドープＡ　！ｘＧ
ａ＋−ｘＡ　ｓ　（４）に、Ａ４領域はアンドープＡ　
ｊｘＧ　ａｔ−ｘＡ　ｓ層（３）に、Ａ５領域は２次元
電子ガスチャネル（１２）に、Ａ６領域はアンドープＧ
ａＡｓ層（２）に夫々対応しており、禁止帯幅はＡＩ、
Ａ３及びＡ４領域が略１．８０ｅＶ、Ａ２及びＡ６領域
が１．４３ｅＶである。また、Ａ４領域とＡ５領域との
界面すなわちアンドープＡｈ＜Ｇａｐ−ｘＡｓ層（３）
とアンドープＧａＡｓ層（２）とのヘテロ接合界面の伝
導帯エネルギ差は０．３２ｅＶであり、ゲート電極（１
１）のショットキバリアは〜１ｅＶである。該ヘテロ接
合界面はアンドープＡｌｘＧａ＋−ｘＡｓ層（３）とア
ンドープＧａＡｓ層（２）とがいずれもアンドープであ
り、しがもＳｉドープＡ　ｌｘＧ　ａｔ−ｘＡ　ｓ層（
４）のイオン化した不純物と分離されるためイオン化不
純物が極めて少なく、ソース電極（８）とドレイン電極
（９）との間に電圧を印加すると電子はイオンによる散
乱が少ないため高速で動作する。

本実施例においては、ソース電極（８）およびドレイン
電極（９）はＳｉ　ドープＧａＡｓ層（５）上に形成さ
れているため、２次元電子ガスチャネル（１２）への接
触抵抗は極めて小さい。これは、ＳｉドープＧａＡｓ層
（５）表面がら２次元電子ガスチャネル（１２）まで２
４０人しがなく、合金化によって形成されるオーミック
領域が該２次元電子ガスチャネル（１２）を貫通するた
めである。

また、ＳｉドープＡｆｘＧａ＋−ｘＡｓ層（６）上にＳ
ｉドープＧａＡｓ層（７）を１５００人と厚く設けてい
るため電流通路は十分に厚い。

第３図に示す従来のＨＥＭＴにおいて、ＳｉドープＧａ
Ａｓ層（２５）を５００人に設定した場合の抵抗Ｒｓは
２，５Ω、耐圧は４〜５ｖであったが、上述の実施例で
は、抵抗Ｒｓは２Ωとなり、耐圧は同程度となる。

ところで、本発明では２次元電子ガス濃度を決定する層
、即ちＳ１ドープＡ　ｊｘＧ　ａｔ−ｘＡ　ｓ層（４）
と、耐圧等を決定する層、即ちＳｉドープＡｈＧａ、ｘ
Ａｓ層（６）のＳｉ濃度及び膜厚を独立に制御すること
ができる。言い換えれば、ＳｉドープＡ　ｌｘＧ　ａｔ
−ｘＡ　ｓ層（４）のＳｉ濃度及び膜厚を２次元電子ガ
ス濃度の点からみた最適値に設定でき、ＳｉドープＡ！
ｘＧａ、−ｘＡｓ層（６）のＳｉ濃度及び膜厚を耐圧等
の点からみた最適値に設定できる。

上述の点に留意して更に高性能化を図った実施例を以下
に示す。

ＳｉドープＡ　ＬｘＧ　ａｌ−ｘＡ　ｓ層（４）のＳｉ
濃度を４　Ｘ　１０　”ｃｒｎ−”、膜厚を１００人と
し、Ｓｉ　ドープＡ　ｔｘＧ　ａｔ−ｘＡ　ｓ層（６）
のＳｉ濃度をｌＸｌ０”ｃｍ−’、膜厚を３００人とし
、ＳｉドープＧａＡｓ層（７）のＳｉ濃度を４　Ｘ　Ｉ
　Ｑ　”ｃｍ−”とした以外は上述の実施例と同一のＨ
ＥＭＴの抵抗Ｒｓは略１．８Ω、耐圧は略８■となる。

また、このＨＥＭＴではゲート・ソース間容量Ｃｇｓも
第３図の従来のＨＥＭＴに比し２０％低減できる。さら
に、このＨＥＭＴにおいてＳｉドープＡ　ｊｘＧ　ａ、
−ｘＡ　ｓ層（６）のＡｔ組成Ｘを０．３５とすると抵
抗Ｒｓ、ゲート・ソース間容量Ｃｇｓはそのままに耐圧
は略１０■に向上する。なお、Ａ１組成Ｘが０．２５以
上になると、Ｓｉの不純物準位が深く、即ちＳｉがイオ
ン化しにくくなり２次元電子ガス濃度がＳｉドープの量
に比例して増加しないという問題が第３図の従来のＨＥ
ＭＴでは生じたが、本発明では２次元電子ガス濃度に関
与するＳｉドープＡ　ｌｘＧ　ａ、−ｘＡ　ｓ層（４）
のＡｔ組成Ｘを０．２２のままにすることができること
により上記問題は生じない。

以上の実施例では、各層の成長にはＭＢＥ技術を用いた
が、急峻なヘテロ接合を形成できる方法、例えばＯＭＶ
ＰＥ技術等を用いてもよい。また、本発明はＩ　ｎＧａ
ｎＧａＡｓ−１ｎＡヘテロ接合、ＩｎＰ−１ｎＧａＡｓ
ヘテロ接合あるいはＡＩＧａＡｓ−Ｉ　ｎＧａＡｓ−Ｇ
ａＡｓスートモルフイックヘテロ接合等に適用できるこ
とは明らかである。

また、耐圧の低減、ゲート・ソース間容量Ｃｇｓの低減
を主に考えた場合には、上述の各実施例のＳｉドープＧ
ａＡｓ層（７）は必ずしも必要ではない。

（ト）発明の効果 本発明は以上の説明から明らかな如く、入力電極及び出
力電極下のコンタクト層の膜厚を薄く設定できるので、
２次元電子ガスチャネル層への接触抵抗の低減を図れる
。さらに、表面障壁層上のキャップ層の膜厚を厚く設定
でき、また電子供給層の不純物濃度を２次元電子ガス濃
度のみを考慮して選ぶことができるのでｔ流通路の抵抗
の低減を図れる。

さらに、電子供給層と表面障壁層とを分離し、個々に不
純物濃度や膜厚を最適化できるため耐圧の低減、ゲート
・ソース間容量Ｃｇｓの低減を図れる。

【図面の簡単な説明】

第１図は、本発明に係るヘテロ接合ＦＥＴの模式的断面
図、第２図は本発明に係るヘテロ接合ＦＥＴの伝導体エ
ネルギ図、第３図は従来のヘテロ接合ＦＥＴの模式的断
面図、第４図は従来のヘテロ接合ＦＥＴの伝導体エネル
ギ図である。 （１）・・・半絶縁性結晶基板、（２）・・・半導体チ
ャネル層、（４）・・・電子供給層、（５）・・・コン
タクト層、（６）・・・表面障壁層、（７）・・・キャ
ップ層、（８）・・・入力を極、（９）・・・出力を極
、（１０）・・・リセス部、（１１）・・・制御電極、
（１２）・・・２次元電子ガスチャネル。

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性結晶基板と、この半絶縁性結晶基板上に設
   けられた半導体チャネル層と、この半導体チャネル層上
   に設けられた電子供給層と、この電子供給層上に設けら
   れたコンタクト層と、このコンタクト層上に設けられた
   表面障壁層と、この表面障壁層上に設けられた制御電極
   と、この制御電極を挟んで前記コンタクト層上に設けら
   れた入力電極及び出力電極と、を備えて成ることを特徴
   とするヘテロ接合電界効果トランジスタ。 ２、前記表面障壁層上にキャップ層が設けられているこ
   とを特徴とする請求項１に記載のヘテロ接合電界効果ト
   ランジスタ。 ３、前記表面障壁層の不純物濃度は前記電子供給層のそ
   れよりも小であることを特徴とする請求項１または２に
   記載のヘテロ接合電界効果トランジスタ。