JPH0194675A - ヘテロ接合電界効果トランジスタ - Google Patents
ヘテロ接合電界効果トランジスタInfo
- Publication number
- JPH0194675A JPH0194675A JP25215687A JP25215687A JPH0194675A JP H0194675 A JPH0194675 A JP H0194675A JP 25215687 A JP25215687 A JP 25215687A JP 25215687 A JP25215687 A JP 25215687A JP H0194675 A JPH0194675 A JP H0194675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- xas
- semi
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 17
- 229910004205 SiNX Inorganic materials 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000004047 hole gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はへテロ接合界面の2次元電子ガスを利用したヘ
テロ接合電界効果トランジスタに関する。
テロ接合電界効果トランジスタに関する。
(ロ) 従来の技術
半導体結晶基板上に、基板結晶より禁止帯幅の大きい半
導体の結晶を積層1.たヘテロ接合電界効果トランジス
タ(以下、ヘテロ接合FETという)は、ある条件下で
ヘテロ接合界面に2次元電子ガスを形成することが知ら
れている。超高速半導体装置として最近注目を集めてい
る高電子移動トランジスタ(HEMT)も前記へテロ接
合界面の2次元電子ガスを利用した装置である(例えば
、Journs+I of Crystal Grow
th 56(1982)455−463゜North−
Holland Publishing Compan
y #照)。
導体の結晶を積層1.たヘテロ接合電界効果トランジス
タ(以下、ヘテロ接合FETという)は、ある条件下で
ヘテロ接合界面に2次元電子ガスを形成することが知ら
れている。超高速半導体装置として最近注目を集めてい
る高電子移動トランジスタ(HEMT)も前記へテロ接
合界面の2次元電子ガスを利用した装置である(例えば
、Journs+I of Crystal Grow
th 56(1982)455−463゜North−
Holland Publishing Compan
y #照)。
第2図はAft GaAs−GaAsヘテロ接合を用い
た従来のHEMTの模式的断面構造図であり、同図によ
り以下にその製造方法を説明する。
た従来のHEMTの模式的断面構造図であり、同図によ
り以下にその製造方法を説明する。
まず、半絶縁性GaAs基板(11)上に分子線エピタ
キシ(MBE)技術または有機金属エピタキシ(QMV
PE)技術により、ノンドープGaAs層〈12)を1
y1の厚きまで成長させ、さらに該ノンドープGaAs
層(12)上にノンドープAflxGa+−xAS層(
13)を60人の厚さまで成長させ、次に該ノンドープ
AlxG5.+−xAs層(13)上にSiドープAf
lxG a+−xA 3層(St濃度: I X 10
”an −3)(14)を1000人の厚さまで成長さ
せる。ここで、XはAlxG at−xA !i中のA
ffiAsの組成を示す数値であり、略0.3である。
キシ(MBE)技術または有機金属エピタキシ(QMV
PE)技術により、ノンドープGaAs層〈12)を1
y1の厚きまで成長させ、さらに該ノンドープGaAs
層(12)上にノンドープAflxGa+−xAS層(
13)を60人の厚さまで成長させ、次に該ノンドープ
AlxG5.+−xAs層(13)上にSiドープAf
lxG a+−xA 3層(St濃度: I X 10
”an −3)(14)を1000人の厚さまで成長さ
せる。ここで、XはAlxG at−xA !i中のA
ffiAsの組成を示す数値であり、略0.3である。
その後、このようにして形成されたヘテロエピタキシャ
ル基板上にAu−Ge−Ni等からなるオーミンク金属
を蒸着し、リフトオフ法によりソースを極形成部および
ドレインを極形成部に該金属を残し、合金化を行ってオ
ーミック領域をSiドープA fl xG at−xA
s層(14)、ノンドープA!xG at−xA s
層(13)、およびノンドープGaAs層(12)内に
貫通させてソース電極(15g)、 ドレイン電極(
15b)を形成する。
ル基板上にAu−Ge−Ni等からなるオーミンク金属
を蒸着し、リフトオフ法によりソースを極形成部および
ドレインを極形成部に該金属を残し、合金化を行ってオ
ーミック領域をSiドープA fl xG at−xA
s層(14)、ノンドープA!xG at−xA s
層(13)、およびノンドープGaAs層(12)内に
貫通させてソース電極(15g)、 ドレイン電極(
15b)を形成する。
最後にSiドープA RxG at−xA s層(14
)にショットキバリアを形成する金属(八2)または金
ff1(Ti−Pt−Au等)をソース電極(15a)
とドレイン電極(15b)との間にリフトオフ法により
選択的に被着させ、ゲート電極(16)を形成する。
)にショットキバリアを形成する金属(八2)または金
ff1(Ti−Pt−Au等)をソース電極(15a)
とドレイン電極(15b)との間にリフトオフ法により
選択的に被着させ、ゲート電極(16)を形成する。
上述した如き製造方法により作成されたHEMTにおい
ては、ノンドープA 1 xG at−xA s層(1
3)とノンドープGaAs層(12)とのへテロ接合界
面の核層(12)側に2次元電子ガスチャネル(エフ)
が形成される。SiドープA l xG at−xA
sJW (14)がゲートを極(16)のショットキバ
リアあるいは表面準位により空乏化し、正にイオン化し
た不純物はノンドープAりxG at−xA J! (
13)とノンドープGaAs層<12)とのへテロ接合
界面に負電荷を持つ電子を誘起することにより、該2次
元電子ガスチャネル(17)が形成される。
ては、ノンドープA 1 xG at−xA s層(1
3)とノンドープGaAs層(12)とのへテロ接合界
面の核層(12)側に2次元電子ガスチャネル(エフ)
が形成される。SiドープA l xG at−xA
sJW (14)がゲートを極(16)のショットキバ
リアあるいは表面準位により空乏化し、正にイオン化し
た不純物はノンドープAりxG at−xA J! (
13)とノンドープGaAs層<12)とのへテロ接合
界面に負電荷を持つ電子を誘起することにより、該2次
元電子ガスチャネル(17)が形成される。
第3図は従来のHEMTのゲート電極−3iドープAl
xGa+−xAs層−ノンドープA RxGa+−xA
s層−ノンドープGaAs層に亘る伝導帯エネルギ図で
ある。IXl中AI領域はSiドープAlxG at−
xA s層(14)に、A2領域はノンドープA1xG
at−x A sJ!# (1g)に、A3領域は2
次元電子ガスグ・ヤネル(17)に、A4領域はノンド
ープGaAs層(12)に夫々対応しており、禁止帯幅
はA1およびA2領域が略1.80eV、 A 3およ
びA4領域が1.43evである。また、A2領域とA
3領域との界面すなわちA (! xG s層−xA
s層(13)とG aA sol (12)とのへテロ
接合界面の伝導帯エネルギ差は略0.32eVである。
xGa+−xAs層−ノンドープA RxGa+−xA
s層−ノンドープGaAs層に亘る伝導帯エネルギ図で
ある。IXl中AI領域はSiドープAlxG at−
xA s層(14)に、A2領域はノンドープA1xG
at−x A sJ!# (1g)に、A3領域は2
次元電子ガスグ・ヤネル(17)に、A4領域はノンド
ープGaAs層(12)に夫々対応しており、禁止帯幅
はA1およびA2領域が略1.80eV、 A 3およ
びA4領域が1.43evである。また、A2領域とA
3領域との界面すなわちA (! xG s層−xA
s層(13)とG aA sol (12)とのへテロ
接合界面の伝導帯エネルギ差は略0.32eVである。
該へテロ接合界面ではA l xG at−xA sJ
i〈13)とGaAs層(12〉とがいずれもノンドー
プであり、しかもSiドープA fl xG at−x
A s層(14)のイオン化した不純物と分離されるた
めイオン化不純物が極めて少なく、ソース電極(15a
)とドレイン電極(15b)との間に電圧を印加すると
電子はイオンによる散乱が少ないため高速で動作する。
i〈13)とGaAs層(12〉とがいずれもノンドー
プであり、しかもSiドープA fl xG at−x
A s層(14)のイオン化した不純物と分離されるた
めイオン化不純物が極めて少なく、ソース電極(15a
)とドレイン電極(15b)との間に電圧を印加すると
電子はイオンによる散乱が少ないため高速で動作する。
なお、誘起される2次元電子ガス濃度nsは約5×10
口側−2である。
口側−2である。
ゲート電極(16)の電界効果により2次元を子ガスチ
ャネル(17)を通過する電子を制御することにより、
第2図に示す装置はHEMTとしてトランジスタ動作を
行なう。
ャネル(17)を通過する電子を制御することにより、
第2図に示す装置はHEMTとしてトランジスタ動作を
行なう。
(ハ)発明が解決しようとする問題点
上述した如き従来のHEMTにおいて、SiドープA
l xGa+−xAs層〈14)の不純物濃度nはn≧
l X IQ’ 6cm−3という高濃度であり、また
ソース電極(15a)およびドレイン電極(15b)の
オーミック領域がSiドープA It xG at−x
A s層(14)内にも形成されているため核層(14
)内に寄生チャネルが発生し、第3図に示したA1領域
の伝導帯の底状領域Bを通してソース電極(15a)と
ドレイン電極(15b)との間にリーク電流が流れると
いう問題があった。
l xGa+−xAs層〈14)の不純物濃度nはn≧
l X IQ’ 6cm−3という高濃度であり、また
ソース電極(15a)およびドレイン電極(15b)の
オーミック領域がSiドープA It xG at−x
A s層(14)内にも形成されているため核層(14
)内に寄生チャネルが発生し、第3図に示したA1領域
の伝導帯の底状領域Bを通してソース電極(15a)と
ドレイン電極(15b)との間にリーク電流が流れると
いう問題があった。
また、SiドープA RxG at−xA 5ol(1
4)内に電子が存在すると不純物層濃度nが高いために
ゲート電極(16)によって形成されるショットキバリ
アが薄くなり、電子はショットキバリアをトンネリング
し、ソースを極(25g>とゲートを極(16)との間
にリーク電流が流れ、ゲート電極(16)に印加した電
圧がへテロ接合界面に有効にかがらなくなり、ビンデオ
フが不完全となり、トランジスタとしての機能上悪影響
を及ぼすという問題があった。
4)内に電子が存在すると不純物層濃度nが高いために
ゲート電極(16)によって形成されるショットキバリ
アが薄くなり、電子はショットキバリアをトンネリング
し、ソースを極(25g>とゲートを極(16)との間
にリーク電流が流れ、ゲート電極(16)に印加した電
圧がへテロ接合界面に有効にかがらなくなり、ビンデオ
フが不完全となり、トランジスタとしての機能上悪影響
を及ぼすという問題があった。
電流駆動能力を高めるために2次元電子ガス濃度nsを
高くすると前記問題は顕著になる。2次元電子ガス濃度
nsはStドープA e xG at−xA s層(1
4)のイオン化不純物の数に比例するため該濃度n3を
高くするためには、SiドープA RxG at−xA
s層(14)の不純物濃度n、膜厚を大きくする必要が
ある。しかしながら、不純物濃度nを高くすると、ゲー
ト電極(16)によって形成されるショットキバリアが
薄くなり、第3図の庇状領域Bの厚さの増加およびゲー
ト耐圧の低下を招く、また、SiドープA RxG a
I−xA s層(14)の膜厚を増加すると、第3図の
庇状領域Bが厚くなり、電子のチャネルを形成する。A
NGaAs中の電子速度はGaAs中のそれに比して低
速であり、高速動作を阻害する。
高くすると前記問題は顕著になる。2次元電子ガス濃度
nsはStドープA e xG at−xA s層(1
4)のイオン化不純物の数に比例するため該濃度n3を
高くするためには、SiドープA RxG at−xA
s層(14)の不純物濃度n、膜厚を大きくする必要が
ある。しかしながら、不純物濃度nを高くすると、ゲー
ト電極(16)によって形成されるショットキバリアが
薄くなり、第3図の庇状領域Bの厚さの増加およびゲー
ト耐圧の低下を招く、また、SiドープA RxG a
I−xA s層(14)の膜厚を増加すると、第3図の
庇状領域Bが厚くなり、電子のチャネルを形成する。A
NGaAs中の電子速度はGaAs中のそれに比して低
速であり、高速動作を阻害する。
本発明は上述の問題点に鑑み為されたものであり、Si
ドープA RxG aI−xA fl中に寄生チャネル
の発生、ゲート耐圧の低下を招くことなく、2次元電子
ガス法度nsを高め得るヘテロ接合電界効果トランジス
タを提供しようとするものである。
ドープA RxG aI−xA fl中に寄生チャネル
の発生、ゲート耐圧の低下を招くことなく、2次元電子
ガス法度nsを高め得るヘテロ接合電界効果トランジス
タを提供しようとするものである。
(ニ) 問題点を解決するための手段本発明は半絶縁
性結晶基板と、この半絶縁性結晶基板上に設けられたノ
ンドープ半導体チャネル層と、このノンドープ半導体チ
ャネル層上に設けられた電子供給層と、この電子供給層
上に設けられた制御電極と、を備えて成るヘテロ接合電
界効果トランジスタにおいて、前記電子供給層は高不純
物濃度の多結晶層または非晶質層で構成されていること
を特徴とするヘテロ接合電界効果トランジスタである。
性結晶基板と、この半絶縁性結晶基板上に設けられたノ
ンドープ半導体チャネル層と、このノンドープ半導体チ
ャネル層上に設けられた電子供給層と、この電子供給層
上に設けられた制御電極と、を備えて成るヘテロ接合電
界効果トランジスタにおいて、前記電子供給層は高不純
物濃度の多結晶層または非晶質層で構成されていること
を特徴とするヘテロ接合電界効果トランジスタである。
(ホ) 作用
多結晶あるいは非晶質より成る電子供給層は電気伝導が
ほとんどない高抵抗層であるので、該電子供給層の寄生
チャネルおよびグー1−リークが抑制され、2次元電子
ガスの高速性あるいはゲート耐圧の低下を招来すること
なく、2次元電子ガス法度庖増大でき、電流駆動能力を
高めることができる。
ほとんどない高抵抗層であるので、該電子供給層の寄生
チャネルおよびグー1−リークが抑制され、2次元電子
ガスの高速性あるいはゲート耐圧の低下を招来すること
なく、2次元電子ガス法度庖増大でき、電流駆動能力を
高めることができる。
(へ) 実施例
第1図は本発明に係るヘテロ接合を用いたHEMTの模
式的断面構造図であり、同図により以下にその製造方法
を説明する。
式的断面構造図であり、同図により以下にその製造方法
を説明する。
まず、半絶縁性GaAs基板(半絶縁性結晶基板)(1
)上に分子線エピタキシ(mBE>技術によりノンドー
プGaAs層(ノンドープ半導体チャネル層)(2)を
IIJIllの厚さまで成長させ、さらに該ノンドープ
GaAs層(2)上にノンドープA l xGaI−x
As層(3)を60人の厚さまで成長させる。このノン
ドープA j2 xG at−xA sJl (3)と
ノンドープGaAs層(2)とのへテロ接合界面の部層
(2)側に2次元電子チャネル(8)が形成きれる。
)上に分子線エピタキシ(mBE>技術によりノンドー
プGaAs層(ノンドープ半導体チャネル層)(2)を
IIJIllの厚さまで成長させ、さらに該ノンドープ
GaAs層(2)上にノンドープA l xGaI−x
As層(3)を60人の厚さまで成長させる。このノン
ドープA j2 xG at−xA sJl (3)と
ノンドープGaAs層(2)とのへテロ接合界面の部層
(2)側に2次元電子チャネル(8)が形成きれる。
続いて、ノンドープA l xG aI−xA s層(
3)上にプラズマCvD法によりS iNx膜(4〉を
10人堆積し、フォトリソグラフィ法により、ソースお
よびドレイン電極形成部のSiNx膜を選択的に除去す
る。残存するSiNx膜(4)上および露出されたノン
ドープAlxGa+−xAs層(3)上にMBE技術に
より、SiドープA l xG aI−xA s層(電
子供給層)(5a)(5b)をO,1lj11の厚さま
で成長させる。ここで、Si濃度は2 X IQ”cr
n−3であり、XはARxG aI−xA s層の中の
Aj!Asの組成を示す数値であり、略0.3である。
3)上にプラズマCvD法によりS iNx膜(4〉を
10人堆積し、フォトリソグラフィ法により、ソースお
よびドレイン電極形成部のSiNx膜を選択的に除去す
る。残存するSiNx膜(4)上および露出されたノン
ドープAlxGa+−xAs層(3)上にMBE技術に
より、SiドープA l xG aI−xA s層(電
子供給層)(5a)(5b)をO,1lj11の厚さま
で成長させる。ここで、Si濃度は2 X IQ”cr
n−3であり、XはARxG aI−xA s層の中の
Aj!Asの組成を示す数値であり、略0.3である。
その後、このようにして形成されたヘテロエピタキシャ
ル基板上にAu・Gc−Ni等からなるオーミック金属
を蒸着し、リフトオフ法によりソース電極形成部および
ドレインを極形成部に該金属を残し、合金化処理を行な
ってオーミック領域をSiドープA l xG aI−
xA s層(5b)内に貫通させてソース電極(6a)
、ドレイン領域(6b)を形成する。
ル基板上にAu・Gc−Ni等からなるオーミック金属
を蒸着し、リフトオフ法によりソース電極形成部および
ドレインを極形成部に該金属を残し、合金化処理を行な
ってオーミック領域をSiドープA l xG aI−
xA s層(5b)内に貫通させてソース電極(6a)
、ドレイン領域(6b)を形成する。
次に、SiドープA e xG aI−xA s層(5
a)上にショットキノ1リアを形成する金属<Al>ま
たは金1i1(Ti−Pt−Au)等をソース電極(6
a)とソース電極(6b)の間にリフトオフ法により選
択的に被着させ、ゲート電極(制御電極)(7)を形成
する。
a)上にショットキノ1リアを形成する金属<Al>ま
たは金1i1(Ti−Pt−Au)等をソース電極(6
a)とソース電極(6b)の間にリフトオフ法により選
択的に被着させ、ゲート電極(制御電極)(7)を形成
する。
ここで、MBE技術により成長されたSiドープA 1
xG aI−xA s層(5a)(5b)について説
明する。
xG aI−xA s層(5a)(5b)について説
明する。
MBEでは通常SiNx膜上には多結晶または非晶質が
成長するため、SiドープA 12 xG at−xA
s層(5b)は単結晶となり、SiドープA fl
xGaI−xAs層(5g)は多結晶または非晶質とな
る。多結晶または非晶質のSiドープA j! xG
at−xA s層(5a)でもSi不純物濃度は変わら
ないが、多結晶または非晶質粒界で電子は大きな散乱を
受けるため実際には電気伝導はほとんどなく高抵抗とな
る。H′EMTにおいては電気供給層(A l xG
at−xA 5R(5a))にイオン化不純物が所定量
存在すればよい。また、本発明実施例ではノンドープA
lxGap−xAs層(3〉をスペーサ層として設けて
いるので、ヘテロ界面は該m(s )とノンドープGa
As〈2)で構成されているので電子の高速性は損われ
ない。
成長するため、SiドープA 12 xG at−xA
s層(5b)は単結晶となり、SiドープA fl
xGaI−xAs層(5g)は多結晶または非晶質とな
る。多結晶または非晶質のSiドープA j! xG
at−xA s層(5a)でもSi不純物濃度は変わら
ないが、多結晶または非晶質粒界で電子は大きな散乱を
受けるため実際には電気伝導はほとんどなく高抵抗とな
る。H′EMTにおいては電気供給層(A l xG
at−xA 5R(5a))にイオン化不純物が所定量
存在すればよい。また、本発明実施例ではノンドープA
lxGap−xAs層(3〉をスペーサ層として設けて
いるので、ヘテロ界面は該m(s )とノンドープGa
As〈2)で構成されているので電子の高速性は損われ
ない。
また、ソース電極(6a)およびドレイン電極〈6b)
下は単結晶のSiドープA j! xG at−xA
s層(5b)であり、ゲート電極(7)下が高抵抗のS
iドープA 1 xGa+−xAsJil(5a)であ
るのでトランジスタ動作には支障はない。
下は単結晶のSiドープA j! xG at−xA
s層(5b)であり、ゲート電極(7)下が高抵抗のS
iドープA 1 xGa+−xAsJil(5a)であ
るのでトランジスタ動作には支障はない。
斯上の装置では2次元電子ガス源度nsは約IXIQ”
em−”と従来の約2倍の値を有し、SiドープA I
! xGa+−xAs層の不純物濃度を2 X 10’
”cm −3と高めた効果がみられる。しかも、Si
ドープA fl xGa+−xAs層の寄生チャネルに
よる特性の劣化やゲート耐圧の低下もない。
em−”と従来の約2倍の値を有し、SiドープA I
! xGa+−xAs層の不純物濃度を2 X 10’
”cm −3と高めた効果がみられる。しかも、Si
ドープA fl xGa+−xAs層の寄生チャネルに
よる特性の劣化やゲート耐圧の低下もない。
上述の実施例では各層の成長にはMBE法を用いたが、
急峻なヘテロ接合界面を形成できる方法、例えば有機金
属エピタキシ(QMVPE)技術等を用いることができ
る。また、多結晶を成長するのに用いたSiNx膜の代
わりに、池の非晶質膜、例えば5iOz 、AN203
等を用いることができ、堆積法もヘテロ界面の急峻性が
保たれる低温堆積法例えば光CVD法、スピンフート法
等を用いることができる。
急峻なヘテロ接合界面を形成できる方法、例えば有機金
属エピタキシ(QMVPE)技術等を用いることができ
る。また、多結晶を成長するのに用いたSiNx膜の代
わりに、池の非晶質膜、例えば5iOz 、AN203
等を用いることができ、堆積法もヘテロ界面の急峻性が
保たれる低温堆積法例えば光CVD法、スピンフート法
等を用いることができる。
さらに、入出力用電極であるソース電極、ドレイン電極
を直接ノンドープGaAs層上に形成することができる
し、スペーサ層として介在させたノンドープA p x
Ga+−xAs層(3)を省くこともできる。
を直接ノンドープGaAs層上に形成することができる
し、スペーサ層として介在させたノンドープA p x
Ga+−xAs層(3)を省くこともできる。
また、本発明はInGaAs−InAj!Asヘテロ接
合、InP−InGaAs接合等に適用できることは明
らかであるし、2次元電子ガスのみならず2次元ホール
ガスを用いたベテロ接合電界効果トランジスタに適用で
きることも明らかである。
合、InP−InGaAs接合等に適用できることは明
らかであるし、2次元電子ガスのみならず2次元ホール
ガスを用いたベテロ接合電界効果トランジスタに適用で
きることも明らかである。
(ト)発明の効果
本発明は以上の説明から明らかな如く、電子供給層は高
不純物濃度の多結晶層または非晶質で構成きれているの
で、電子供給層の不純物濃度nを増大しても寄生チャネ
ルの発生やゲート耐圧の低下を招くことはない、従って
、前記不純物濃度nを増大して2次元電子ガスまたは2
次元ホールガス源度を特性を低下きせることなく高める
ことができ、該へテロ接合電界効果トランジスタの電流
駆動能力を著しく高めることができる。
不純物濃度の多結晶層または非晶質で構成きれているの
で、電子供給層の不純物濃度nを増大しても寄生チャネ
ルの発生やゲート耐圧の低下を招くことはない、従って
、前記不純物濃度nを増大して2次元電子ガスまたは2
次元ホールガス源度を特性を低下きせることなく高める
ことができ、該へテロ接合電界効果トランジスタの電流
駆動能力を著しく高めることができる。
第1図は本発明に係るヘテロ接合FETの模式的断面図
、第2図は従来のへテロ接合FETの模式的断面図、第
3図は従来のヘテO接合FETの伝導帯エネルギ図であ
る。 (1)・・・半絶縁性GaAs基板(半絶縁性結晶基板
)、(2)・・・ノンドープGaAs層(ノンドープ半
導体チャネル層)、(3)・・・ノンドープA 12
xGa+−xAs層、<4)”−8iNx膜、(5a)
(5b)”・S iドープA l xG at−xA
s層(電子供給層)、<6a>・・−ソースTrL極、
(6b)・・・ドレイン電極、(7)・・・ゲート電極
く制御電極)、(8)・・・2次元電子ガスチャネル。 第1図 第2図 第3図 手続補正書(自発)
、第2図は従来のへテロ接合FETの模式的断面図、第
3図は従来のヘテO接合FETの伝導帯エネルギ図であ
る。 (1)・・・半絶縁性GaAs基板(半絶縁性結晶基板
)、(2)・・・ノンドープGaAs層(ノンドープ半
導体チャネル層)、(3)・・・ノンドープA 12
xGa+−xAs層、<4)”−8iNx膜、(5a)
(5b)”・S iドープA l xG at−xA
s層(電子供給層)、<6a>・・−ソースTrL極、
(6b)・・・ドレイン電極、(7)・・・ゲート電極
く制御電極)、(8)・・・2次元電子ガスチャネル。 第1図 第2図 第3図 手続補正書(自発)
Claims (1)
- 【特許請求の範囲】 1、半絶縁性結晶基板と、この半絶縁性結晶基板上に設
けられたノンドープ半導体チャネル層と、このノンドー
プ半導体チャネル層上に設けられた電子供給層と、この
電子供給層上に設けられた制御電極と、を備えて成るヘ
テロ接合電界効果トランジスタにおいて、 前記電子供給層は高不純物濃度の多結晶層または非晶質
層で構成されていることを特徴とするヘテロ接合電界効
果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25215687A JPH0194675A (ja) | 1987-10-06 | 1987-10-06 | ヘテロ接合電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25215687A JPH0194675A (ja) | 1987-10-06 | 1987-10-06 | ヘテロ接合電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0194675A true JPH0194675A (ja) | 1989-04-13 |
Family
ID=17233261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25215687A Pending JPH0194675A (ja) | 1987-10-06 | 1987-10-06 | ヘテロ接合電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0194675A (ja) |
-
1987
- 1987-10-06 JP JP25215687A patent/JPH0194675A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0165798B1 (en) | Semiconductor device comprising n-channel and p-channel transistors and production method | |
JP3376078B2 (ja) | 高電子移動度トランジスタ | |
JPH024140B2 (ja) | ||
KR940011481B1 (ko) | 전계효과 트랜지스터 | |
JPS6357947B2 (ja) | ||
JP2689057B2 (ja) | 静電誘導型半導体装置 | |
JPH0194675A (ja) | ヘテロ接合電界効果トランジスタ | |
JPS6353711B2 (ja) | ||
JPS61147577A (ja) | 相補型半導体装置 | |
JPS63170A (ja) | 半導体装置 | |
JPH0230149A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH0194674A (ja) | ヘテロ接合電界効果トランジスタ | |
JP2614490B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPS63161677A (ja) | 電界効果トランジスタ | |
JPS61276269A (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH02192738A (ja) | ヘテロ接合電界効果トランジスタ | |
JP3746303B2 (ja) | 電界効果トランジスタ | |
JP2804252B2 (ja) | 電界効果型トランジスタおよびその製造方法 | |
JPS6357946B2 (ja) | ||
JPS6012773A (ja) | 半導体素子の製造方法 | |
JP2658898B2 (ja) | 電界効果トランジスタ | |
JP2800457B2 (ja) | 半導体装置 | |
JPH02192739A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH01199475A (ja) | ヘテロ接合電界効果トランジスタ | |
JPH01120871A (ja) | 半導体装置 |