JPH02191324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02191324A JPH02191324A JP867989A JP867989A JPH02191324A JP H02191324 A JPH02191324 A JP H02191324A JP 867989 A JP867989 A JP 867989A JP 867989 A JP867989 A JP 867989A JP H02191324 A JPH02191324 A JP H02191324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- film
- semiconductor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000011261 inert gas Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 14
- 238000007669 thermal treatment Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法の改良に関し、
イオン注入による半導体層の結晶欠陥を回復し、リーク
電流による半導体装置の誤動作を防止する半導体装置の
製造方法を提供することを目的とし、半導体層上にこの
半導体層の酸化物の膜を形成し、この酸化物の膜を貫通
してなすイオン注入法を使用して、前記の半導体層の表
層に不純物を導入し、この不純物が導入された前記の半
導体層に不活性ガス中において熱処理をなし、前記の半
導体層の表層を酸化するように構成するか、または、半
導体層上にこの半導体層の酸化物の膜を形成し、この酸
化物の膜を貫通してなすイオン注入法を使用して、前記
の半導体層の表層に不純物を導入し、この不純物が導入
された前記の半導体層に不活性ガス中において熱処理を
なし、前記の酸化物の膜を除去して前記の半導体層を露
出し、この露出した前記の半導体層上に金属層を形成し
、この金属層を前記の半導体層の表層にオーミックコン
タクトさせるように構成する。
電流による半導体装置の誤動作を防止する半導体装置の
製造方法を提供することを目的とし、半導体層上にこの
半導体層の酸化物の膜を形成し、この酸化物の膜を貫通
してなすイオン注入法を使用して、前記の半導体層の表
層に不純物を導入し、この不純物が導入された前記の半
導体層に不活性ガス中において熱処理をなし、前記の半
導体層の表層を酸化するように構成するか、または、半
導体層上にこの半導体層の酸化物の膜を形成し、この酸
化物の膜を貫通してなすイオン注入法を使用して、前記
の半導体層の表層に不純物を導入し、この不純物が導入
された前記の半導体層に不活性ガス中において熱処理を
なし、前記の酸化物の膜を除去して前記の半導体層を露
出し、この露出した前記の半導体層上に金属層を形成し
、この金属層を前記の半導体層の表層にオーミックコン
タクトさせるように構成する。
本発明は、半導体装置の製造方法の改良、特に、イオン
注入による半導体層の結晶欠陥を回復し、リーク電流に
よる半導体装置の誤動作を防止する改良に関する。
注入による半導体層の結晶欠陥を回復し、リーク電流に
よる半導体装置の誤動作を防止する改良に関する。
イオン注入された半導体層の表層に酸化膜を形成する例
として、半導体装置の素子分離に汎く使用されているL
OGOSフィールド絶縁膜とチャンネルカット層との形
成方法について説明する。
として、半導体装置の素子分離に汎く使用されているL
OGOSフィールド絶縁膜とチャンネルカット層との形
成方法について説明する。
第8図参照
例えばp型シリコン基板1を酸化して表面に100〜2
00人厚の二酸化シリコン膜2を形成し、次いで、CV
D法を使用して窒化シリコン膜3を形成し、これをパタ
ーニングしてLOGOSフィールド絶縁膜形成領域に開
口4を形成する。
00人厚の二酸化シリコン膜2を形成し、次いで、CV
D法を使用して窒化シリコン膜3を形成し、これをパタ
ーニングしてLOGOSフィールド絶縁膜形成領域に開
口4を形成する。
第9図参照
二酸化シリコン膜2を貫通してボロン等のp型不純物を
イオン注入し、p゛型不純物領域5を形成する。
イオン注入し、p゛型不純物領域5を形成する。
第10図参照
窒化シリコン膜3をマスクとして熱酸化し、Lacos
フィールド絶縁膜7を形成する。このとき、p3型不純
物領域5はLOGOSフィールド絶縁膜7の下方へ押さ
れ、チャンネルカント層となる。
フィールド絶縁膜7を形成する。このとき、p3型不純
物領域5はLOGOSフィールド絶縁膜7の下方へ押さ
れ、チャンネルカント層となる。
次に、イオン注入された半導体層と金属層とのオーミッ
クコンタクトの形成を、電界効果トランジスタの製造方
法を例として説明する。
クコンタクトの形成を、電界効果トランジスタの製造方
法を例として説明する。
第1]図参照
前記のLOGOSフィールド絶縁膜7の形成されたp型
シリコン基板1に通常の方法を使用してゲート絶縁膜9
とゲート電極8とを形成する。
シリコン基板1に通常の方法を使用してゲート絶縁膜9
とゲート電極8とを形成する。
第12図参照
CVD法等を使用して100〜200人厚の二酸化シリ
コンH2を形成し、二酸化シリコン膜2を貫通してリン
等のn型不純物をイオン注入してソース・ドレイン10
を形成する。
コンH2を形成し、二酸化シリコン膜2を貫通してリン
等のn型不純物をイオン注入してソース・ドレイン10
を形成する。
第13図参照
フン酸等を使用して二酸化シリコン膜2を除去し、全面
にPSG等の膜1]を形成してソース・ドレイン電極コ
ンタクト領域に開口を形成し、アルミニウム膜を形成し
てこれをバターニングし、ソース・ドレイン10とオー
ミックコンタクトするソース・ドレイン電極12を形成
する。
にPSG等の膜1]を形成してソース・ドレイン電極コ
ンタクト領域に開口を形成し、アルミニウム膜を形成し
てこれをバターニングし、ソース・ドレイン10とオー
ミックコンタクトするソース・ドレイン電極12を形成
する。
二酸化シリコン膜2を貫通して不純物をイオン注入した
ときに、シリコン基板lに結晶欠陥が発生するが、この
結晶欠陥を回復することなく次の製造工程に進むため、
結晶欠陥が温存されたま−となる。半導体装置が微細化
してくると、この結晶欠陥に起因するリーク電流によっ
て半導体装置が誤動作することがある。
ときに、シリコン基板lに結晶欠陥が発生するが、この
結晶欠陥を回復することなく次の製造工程に進むため、
結晶欠陥が温存されたま−となる。半導体装置が微細化
してくると、この結晶欠陥に起因するリーク電流によっ
て半導体装置が誤動作することがある。
本発明の目的は、この欠点を解消することにあり、イオ
ン注入による半導体層の結晶欠陥を回復し、リーク電流
による半導体装置の誤動作を防止する半導体装置の製造
方法を提供することにある。
ン注入による半導体層の結晶欠陥を回復し、リーク電流
による半導体装置の誤動作を防止する半導体装置の製造
方法を提供することにある。
上記の目的は、半導体層(1)上にこの半導体層の酸化
物のl?3(2)を形成し、この酸化物の膜(2)を貫
通してなすイオン注入法を使用して、前記の半導体層(
1)の表層に不純物を導入し、この不純物が導入された
前記の半導体層(1)に不活性ガス中において熱処理を
なし、前記の半導体J15(1)の表層を酸化するか、
または、半導体Jl!! (1)上にこの半導体層の酸
化物の膜(2)を形成し、この酸化物の膜(2)を貫通
してなすイオン注入法を使用して、前記の半導m庖(1
,)の表層に不純物を導入し、この不純物が導入された
前記の半導体J!(1)に不活性ガス中において熱処理
をなし、前記の酸化物の膜(2)を除去して前記の半導
体層(1)を露出し、この露出した前記の半導体層(1
)上に金属層(12)を形成し、この金属層(12)を
前記の半導体層(1)の表層にオーミックコンタクトさ
せることによって達成される。
物のl?3(2)を形成し、この酸化物の膜(2)を貫
通してなすイオン注入法を使用して、前記の半導体層(
1)の表層に不純物を導入し、この不純物が導入された
前記の半導体層(1)に不活性ガス中において熱処理を
なし、前記の半導体J15(1)の表層を酸化するか、
または、半導体Jl!! (1)上にこの半導体層の酸
化物の膜(2)を形成し、この酸化物の膜(2)を貫通
してなすイオン注入法を使用して、前記の半導m庖(1
,)の表層に不純物を導入し、この不純物が導入された
前記の半導体J!(1)に不活性ガス中において熱処理
をなし、前記の酸化物の膜(2)を除去して前記の半導
体層(1)を露出し、この露出した前記の半導体層(1
)上に金属層(12)を形成し、この金属層(12)を
前記の半導体層(1)の表層にオーミックコンタクトさ
せることによって達成される。
[作用]
半導体装置の製造方法において汎く使用されるイオン注
入工程によって生じた半導体層の結晶欠陥を回復する方
法について種々実験を行った結果、イオン注入工程に引
き続いて、窒素等の不活性ガス中において熱処理を行え
ば、作用は必ずしも明らかではないが、結晶欠陥が著し
く回復することが発見された0例えば、LOGOSフィ
ールド絶縁膜の下部に形成されたチャンネルカット層の
リーク電流は従来の方法をもって形成されたチャンネル
カット層の約五分の−に減少した。
入工程によって生じた半導体層の結晶欠陥を回復する方
法について種々実験を行った結果、イオン注入工程に引
き続いて、窒素等の不活性ガス中において熱処理を行え
ば、作用は必ずしも明らかではないが、結晶欠陥が著し
く回復することが発見された0例えば、LOGOSフィ
ールド絶縁膜の下部に形成されたチャンネルカット層の
リーク電流は従来の方法をもって形成されたチャンネル
カット層の約五分の−に減少した。
(実施例〕
以下、図面を参照しつ\、本発明の二つの実施例に係る
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
量上医
1、、 OCOSフィールド絶縁膜とチャンネルカット
層との形成方法について説明する。
層との形成方法について説明する。
第2図参照
例えば、p型シリコン基板1を酸化して表面に200〜
300人厚の二酸化シリコン膜2を形成し、次いで、C
VD法等を使用して窒化シリコンB’J、3を形成し、
これをバターニングしてLOGOSフィールド絶縁膜形
成領域に開口4を形成する。
300人厚の二酸化シリコン膜2を形成し、次いで、C
VD法等を使用して窒化シリコンB’J、3を形成し、
これをバターニングしてLOGOSフィールド絶縁膜形
成領域に開口4を形成する。
第1arM参照
二酸化シリコンl!$2を貫通してボロン等のp型不純
物をイオン注入してp°型不純物領域5を形成し、窒素
等の不活性ガス中において1 、000〜1.100℃
の温度に約20分間加熱し、アニールする。
物をイオン注入してp°型不純物領域5を形成し、窒素
等の不活性ガス中において1 、000〜1.100℃
の温度に約20分間加熱し、アニールする。
第3図参照
フッ酸等を使用して開口4に露出する二酸化シリコン膜
2を除去し、酸化して、新たにそこに二酸化シリコン膜
6を形成する。
2を除去し、酸化して、新たにそこに二酸化シリコン膜
6を形成する。
第4図参照
熱酸化してLOGOSフィールド絶縁膜7を形成する。
このとき、p゛型不純物頻域5はLOGOSフィールド
絶縁膜7の下方へ押され、チャンネルカット層となる。
絶縁膜7の下方へ押され、チャンネルカット層となる。
熱リン酸等を使用して窒化シリコン膜3を除去する。
裏」■外
MO3電界効果トランジスタの製造方法について説明す
る。
る。
第5図参照
例えば、第1例に示すLOGOSフィールド絶縁膜7が
形成されたp型シリコン基板1に、二酸化シリコン膜と
多結晶シリコン層とを形成し、リン等の不純物を導入し
た後これをバターニングして多結晶シリコンよりなるゲ
ート電極8と二酸化シリコンよりなるゲート絶縁膜9と
を形成する。
形成されたp型シリコン基板1に、二酸化シリコン膜と
多結晶シリコン層とを形成し、リン等の不純物を導入し
た後これをバターニングして多結晶シリコンよりなるゲ
ート電極8と二酸化シリコンよりなるゲート絶縁膜9と
を形成する。
第6図参照
CVD法等を使用して全面に100〜200人厚の二酸
化シリコン膜2を形成する。
化シリコン膜2を形成する。
第1b図参照
リン等のn型不純物をイオン注入してソース・ドレイン
10を形成し、窒素等の不活性ガス中において約900
℃の温度に約10分間加熱してアニールする。
10を形成し、窒素等の不活性ガス中において約900
℃の温度に約10分間加熱してアニールする。
第7図参照
フッ酸等を使用して二酸化シリコン膜2を除去し、全面
にPSG等のJiff 1]を形成し、これをバターニ
ングしてソース・ドレイン電極コンタクト領域に開口を
形成し、アルミニウム膜を形成し、これをバターニング
してソース・ドレイン10とオーミックコンタクトする
ソース・ドレイン電極12を形成する。
にPSG等のJiff 1]を形成し、これをバターニ
ングしてソース・ドレイン電極コンタクト領域に開口を
形成し、アルミニウム膜を形成し、これをバターニング
してソース・ドレイン10とオーミックコンタクトする
ソース・ドレイン電極12を形成する。
(発明の効果〕
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、イオン注入工程に引き続いて実行される
不活性ガス中における熱処理によつて、イオン注入によ
って発生した半導体層の結晶欠陥が回復されるので、半
導体装置が微細化するときに特に問題となる結晶欠陥に
起因するリーク電流が減少し、半導体装置の誤動作が防
止される。
法においては、イオン注入工程に引き続いて実行される
不活性ガス中における熱処理によつて、イオン注入によ
って発生した半導体層の結晶欠陥が回復されるので、半
導体装置が微細化するときに特に問題となる結晶欠陥に
起因するリーク電流が減少し、半導体装置の誤動作が防
止される。
第1a図、第2図〜第4図は、本発明の一実施例に係る
LOGOSフィールド絶縁膜の製造工程図である。 第1b図、第5図〜第7図は、本発明の一実施例に係る
MOSFETの製造工程図である。 第8図〜第10図は、従来技術に係るLOGOSフィー
ルド絶縁膜の製造工程図である。 第1]図〜第13図は、従来技術に係るMOSFETの
製造工程図である。 1 ・ ・ ・ 2 ・ ・ ・ 3 ・ ・ ・ 4 ・ ・ ・ 5 ・ ・ ・ 6 ・ ・ ・ 7 ・ ・ ・ 8 ・ ・ ・ 9 ・ ・ ・ IO・ ・ ・ 1]・ ・ ・ 12・ ・ ・ 半導体層、 酸化物の膜(二酸化シリコン膜)、 窒化シリコン膜、 開口、 p゛型不純物領域、 二酸化シリコン膜、 LOCO3絶縁膜、 ゲート電極、 ゲート絶縁膜、 ソース・ドレイン、 PSG膜、 ソース・ドレイン電極。
LOGOSフィールド絶縁膜の製造工程図である。 第1b図、第5図〜第7図は、本発明の一実施例に係る
MOSFETの製造工程図である。 第8図〜第10図は、従来技術に係るLOGOSフィー
ルド絶縁膜の製造工程図である。 第1]図〜第13図は、従来技術に係るMOSFETの
製造工程図である。 1 ・ ・ ・ 2 ・ ・ ・ 3 ・ ・ ・ 4 ・ ・ ・ 5 ・ ・ ・ 6 ・ ・ ・ 7 ・ ・ ・ 8 ・ ・ ・ 9 ・ ・ ・ IO・ ・ ・ 1]・ ・ ・ 12・ ・ ・ 半導体層、 酸化物の膜(二酸化シリコン膜)、 窒化シリコン膜、 開口、 p゛型不純物領域、 二酸化シリコン膜、 LOCO3絶縁膜、 ゲート電極、 ゲート絶縁膜、 ソース・ドレイン、 PSG膜、 ソース・ドレイン電極。
Claims (1)
- 【特許請求の範囲】 [1]半導体層(1)上に該半導体層の酸化物の膜(2
)を形成し、 該酸化物の膜(2)を貫通してなすイオン注入法を使用
して、前記半導体層(1)の表層に不純物を導入し、 該不純物が導入された前記半導体層(1)に不活性ガス
中において熱処理をなし、 前記半導体層(1)の表層を酸化する 工程を有することを特徴とする半導体装置の製造方法。 [2]半導体層(1)上に該半導体層の酸化物の膜(2
)を形成し、 該酸化物の膜(2)を貫通してなすイオン注入法を使用
して、前記半導体層(1)の表層に不純物を導入し、 該不純物が導入された前記半導体層(1)に不活性ガス
中において熱処理をなし、 前記酸化物の膜(2)を除去して前記半導体層(1)を
露出し、 該露出した前記半導体層(1)上に金属層(12)を形
成し、 該金属層(12)を前記半導体層(1)の表層にオーミ
ックコンタクトさせる 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP867989A JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP867989A JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02191324A true JPH02191324A (ja) | 1990-07-27 |
Family
ID=11699617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP867989A Pending JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02191324A (ja) |
-
1989
- 1989-01-19 JP JP867989A patent/JPH02191324A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
JPS63257231A (ja) | 半導体装置の製造方法 | |
JP3336604B2 (ja) | 半導体装置の製造方法 | |
JPH02191324A (ja) | 半導体装置の製造方法 | |
JPS62266829A (ja) | 浅い接合層の形成方法 | |
KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
JP2525186B2 (ja) | 半導体装置の製造方法 | |
JPH04303944A (ja) | 半導体装置の製造方法 | |
JPS6068656A (ja) | 半導体装置の製造方法 | |
JPH03229427A (ja) | Mos型半導体装置の製造方法 | |
JPH0638482B2 (ja) | 半導体装置の製造方法 | |
JPH0423439A (ja) | 半導体装置の製造方法 | |
JPH10125623A (ja) | 半導体装置の製造方法 | |
JPS6288328A (ja) | 半導体装置の製造方法 | |
JPS63229755A (ja) | 半導体装置の製造方法 | |
JPH0475349A (ja) | 半導体装置の製造方法 | |
KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
JPH01245560A (ja) | 半導体装置の製造方法 | |
JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
JPH04165629A (ja) | Mos型半導体装置 | |
JPH03278540A (ja) | 半導体装置の製造方法 | |
JPH0492417A (ja) | 半導体装置の製造方法 | |
JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
JPH0492465A (ja) | 半導体装置の製造方法 |