JPH02191324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02191324A JPH02191324A JP867989A JP867989A JPH02191324A JP H02191324 A JPH02191324 A JP H02191324A JP 867989 A JP867989 A JP 867989A JP 867989 A JP867989 A JP 867989A JP H02191324 A JPH02191324 A JP H02191324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- film
- semiconductor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000011261 inert gas Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 14
- 238000007669 thermal treatment Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 32
- 235000012239 silicon dioxide Nutrition 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法の改良に関し、
イオン注入による半導体層の結晶欠陥を回復し、リーク
電流による半導体装置の誤動作を防止する半導体装置の
製造方法を提供することを目的とし、半導体層上にこの
半導体層の酸化物の膜を形成し、この酸化物の膜を貫通
してなすイオン注入法を使用して、前記の半導体層の表
層に不純物を導入し、この不純物が導入された前記の半
導体層に不活性ガス中において熱処理をなし、前記の半
導体層の表層を酸化するように構成するか、または、半
導体層上にこの半導体層の酸化物の膜を形成し、この酸
化物の膜を貫通してなすイオン注入法を使用して、前記
の半導体層の表層に不純物を導入し、この不純物が導入
された前記の半導体層に不活性ガス中において熱処理を
なし、前記の酸化物の膜を除去して前記の半導体層を露
出し、この露出した前記の半導体層上に金属層を形成し
、この金属層を前記の半導体層の表層にオーミックコン
タクトさせるように構成する。
電流による半導体装置の誤動作を防止する半導体装置の
製造方法を提供することを目的とし、半導体層上にこの
半導体層の酸化物の膜を形成し、この酸化物の膜を貫通
してなすイオン注入法を使用して、前記の半導体層の表
層に不純物を導入し、この不純物が導入された前記の半
導体層に不活性ガス中において熱処理をなし、前記の半
導体層の表層を酸化するように構成するか、または、半
導体層上にこの半導体層の酸化物の膜を形成し、この酸
化物の膜を貫通してなすイオン注入法を使用して、前記
の半導体層の表層に不純物を導入し、この不純物が導入
された前記の半導体層に不活性ガス中において熱処理を
なし、前記の酸化物の膜を除去して前記の半導体層を露
出し、この露出した前記の半導体層上に金属層を形成し
、この金属層を前記の半導体層の表層にオーミックコン
タクトさせるように構成する。
本発明は、半導体装置の製造方法の改良、特に、イオン
注入による半導体層の結晶欠陥を回復し、リーク電流に
よる半導体装置の誤動作を防止する改良に関する。
注入による半導体層の結晶欠陥を回復し、リーク電流に
よる半導体装置の誤動作を防止する改良に関する。
イオン注入された半導体層の表層に酸化膜を形成する例
として、半導体装置の素子分離に汎く使用されているＬ
ＯＧＯＳフィールド絶縁膜とチャンネルカット層との形
成方法について説明する。
として、半導体装置の素子分離に汎く使用されているＬ
ＯＧＯＳフィールド絶縁膜とチャンネルカット層との形
成方法について説明する。
第８図参照
例えばｐ型シリコン基板１を酸化して表面に１００〜２
００人厚の二酸化シリコン膜２を形成し、次いで、ＣＶ
Ｄ法を使用して窒化シリコン膜３を形成し、これをパタ
ーニングしてＬＯＧＯＳフィールド絶縁膜形成領域に開
口４を形成する。
００人厚の二酸化シリコン膜２を形成し、次いで、ＣＶ
Ｄ法を使用して窒化シリコン膜３を形成し、これをパタ
ーニングしてＬＯＧＯＳフィールド絶縁膜形成領域に開
口４を形成する。
第９図参照
二酸化シリコン膜２を貫通してボロン等のｐ型不純物を
イオン注入し、ｐ゛型不純物領域５を形成する。
イオン注入し、ｐ゛型不純物領域５を形成する。
第１０図参照
窒化シリコン膜３をマスクとして熱酸化し、Ｌａｃｏｓ
フィールド絶縁膜７を形成する。このとき、ｐ３型不純
物領域５はＬＯＧＯＳフィールド絶縁膜７の下方へ押さ
れ、チャンネルカント層となる。
フィールド絶縁膜７を形成する。このとき、ｐ３型不純
物領域５はＬＯＧＯＳフィールド絶縁膜７の下方へ押さ
れ、チャンネルカント層となる。
次に、イオン注入された半導体層と金属層とのオーミッ
クコンタクトの形成を、電界効果トランジスタの製造方
法を例として説明する。
クコンタクトの形成を、電界効果トランジスタの製造方
法を例として説明する。
第１］図参照
前記のＬＯＧＯＳフィールド絶縁膜７の形成されたｐ型
シリコン基板１に通常の方法を使用してゲート絶縁膜９
とゲート電極８とを形成する。
シリコン基板１に通常の方法を使用してゲート絶縁膜９
とゲート電極８とを形成する。
第１２図参照
ＣＶＤ法等を使用して１００〜２００人厚の二酸化シリ
コンＨ２を形成し、二酸化シリコン膜２を貫通してリン
等のｎ型不純物をイオン注入してソース・ドレイン１０
を形成する。
コンＨ２を形成し、二酸化シリコン膜２を貫通してリン
等のｎ型不純物をイオン注入してソース・ドレイン１０
を形成する。
第１３図参照
フン酸等を使用して二酸化シリコン膜２を除去し、全面
にＰＳＧ等の膜１］を形成してソース・ドレイン電極コ
ンタクト領域に開口を形成し、アルミニウム膜を形成し
てこれをバターニングし、ソース・ドレイン１０とオー
ミックコンタクトするソース・ドレイン電極１２を形成
する。
にＰＳＧ等の膜１］を形成してソース・ドレイン電極コ
ンタクト領域に開口を形成し、アルミニウム膜を形成し
てこれをバターニングし、ソース・ドレイン１０とオー
ミックコンタクトするソース・ドレイン電極１２を形成
する。
二酸化シリコン膜２を貫通して不純物をイオン注入した
ときに、シリコン基板ｌに結晶欠陥が発生するが、この
結晶欠陥を回復することなく次の製造工程に進むため、
結晶欠陥が温存されたま−となる。半導体装置が微細化
してくると、この結晶欠陥に起因するリーク電流によっ
て半導体装置が誤動作することがある。
ときに、シリコン基板ｌに結晶欠陥が発生するが、この
結晶欠陥を回復することなく次の製造工程に進むため、
結晶欠陥が温存されたま−となる。半導体装置が微細化
してくると、この結晶欠陥に起因するリーク電流によっ
て半導体装置が誤動作することがある。
本発明の目的は、この欠点を解消することにあり、イオ
ン注入による半導体層の結晶欠陥を回復し、リーク電流
による半導体装置の誤動作を防止する半導体装置の製造
方法を提供することにある。
ン注入による半導体層の結晶欠陥を回復し、リーク電流
による半導体装置の誤動作を防止する半導体装置の製造
方法を提供することにある。
上記の目的は、半導体層（１）上にこの半導体層の酸化
物のｌ？３（２）を形成し、この酸化物の膜（２）を貫
通してなすイオン注入法を使用して、前記の半導体層（
１）の表層に不純物を導入し、この不純物が導入された
前記の半導体層（１）に不活性ガス中において熱処理を
なし、前記の半導体Ｊ１５（１）の表層を酸化するか、
または、半導体Ｊｌ！！ （１）上にこの半導体層の酸
化物の膜（２）を形成し、この酸化物の膜（２）を貫通
してなすイオン注入法を使用して、前記の半導ｍ庖（１
，）の表層に不純物を導入し、この不純物が導入された
前記の半導体Ｊ！（１）に不活性ガス中において熱処理
をなし、前記の酸化物の膜（２）を除去して前記の半導
体層（１）を露出し、この露出した前記の半導体層（１
）上に金属層（１２）を形成し、この金属層（１２）を
前記の半導体層（１）の表層にオーミックコンタクトさ
せることによって達成される。
物のｌ？３（２）を形成し、この酸化物の膜（２）を貫
通してなすイオン注入法を使用して、前記の半導体層（
１）の表層に不純物を導入し、この不純物が導入された
前記の半導体層（１）に不活性ガス中において熱処理を
なし、前記の半導体Ｊ１５（１）の表層を酸化するか、
または、半導体Ｊｌ！！ （１）上にこの半導体層の酸
化物の膜（２）を形成し、この酸化物の膜（２）を貫通
してなすイオン注入法を使用して、前記の半導ｍ庖（１
，）の表層に不純物を導入し、この不純物が導入された
前記の半導体Ｊ！（１）に不活性ガス中において熱処理
をなし、前記の酸化物の膜（２）を除去して前記の半導
体層（１）を露出し、この露出した前記の半導体層（１
）上に金属層（１２）を形成し、この金属層（１２）を
前記の半導体層（１）の表層にオーミックコンタクトさ
せることによって達成される。
［作用］
半導体装置の製造方法において汎く使用されるイオン注
入工程によって生じた半導体層の結晶欠陥を回復する方
法について種々実験を行った結果、イオン注入工程に引
き続いて、窒素等の不活性ガス中において熱処理を行え
ば、作用は必ずしも明らかではないが、結晶欠陥が著し
く回復することが発見された０例えば、ＬＯＧＯＳフィ
ールド絶縁膜の下部に形成されたチャンネルカット層の
リーク電流は従来の方法をもって形成されたチャンネル
カット層の約五分の−に減少した。
入工程によって生じた半導体層の結晶欠陥を回復する方
法について種々実験を行った結果、イオン注入工程に引
き続いて、窒素等の不活性ガス中において熱処理を行え
ば、作用は必ずしも明らかではないが、結晶欠陥が著し
く回復することが発見された０例えば、ＬＯＧＯＳフィ
ールド絶縁膜の下部に形成されたチャンネルカット層の
リーク電流は従来の方法をもって形成されたチャンネル
カット層の約五分の−に減少した。
（実施例〕
以下、図面を参照しつ＼、本発明の二つの実施例に係る
半導体装置の製造方法について説明する。
半導体装置の製造方法について説明する。
量上医
１、、 ＯＣＯＳフィールド絶縁膜とチャンネルカット
層との形成方法について説明する。
層との形成方法について説明する。
第２図参照
例えば、ｐ型シリコン基板１を酸化して表面に２００〜
３００人厚の二酸化シリコン膜２を形成し、次いで、Ｃ
ＶＤ法等を使用して窒化シリコンＢ’Ｊ、３を形成し、
これをバターニングしてＬＯＧＯＳフィールド絶縁膜形
成領域に開口４を形成する。
３００人厚の二酸化シリコン膜２を形成し、次いで、Ｃ
ＶＤ法等を使用して窒化シリコンＢ’Ｊ、３を形成し、
これをバターニングしてＬＯＧＯＳフィールド絶縁膜形
成領域に開口４を形成する。
第１ａｒＭ参照
二酸化シリコンｌ！＄２を貫通してボロン等のｐ型不純
物をイオン注入してｐ°型不純物領域５を形成し、窒素
等の不活性ガス中において１ 、０００〜１．１００℃
の温度に約２０分間加熱し、アニールする。
物をイオン注入してｐ°型不純物領域５を形成し、窒素
等の不活性ガス中において１ 、０００〜１．１００℃
の温度に約２０分間加熱し、アニールする。
第３図参照
フッ酸等を使用して開口４に露出する二酸化シリコン膜
２を除去し、酸化して、新たにそこに二酸化シリコン膜
６を形成する。
２を除去し、酸化して、新たにそこに二酸化シリコン膜
６を形成する。
第４図参照
熱酸化してＬＯＧＯＳフィールド絶縁膜７を形成する。
このとき、ｐ゛型不純物頻域５はＬＯＧＯＳフィールド
絶縁膜７の下方へ押され、チャンネルカット層となる。
絶縁膜７の下方へ押され、チャンネルカット層となる。
熱リン酸等を使用して窒化シリコン膜３を除去する。
裏」■外
ＭＯ３電界効果トランジスタの製造方法について説明す
る。
る。
第５図参照
例えば、第１例に示すＬＯＧＯＳフィールド絶縁膜７が
形成されたｐ型シリコン基板１に、二酸化シリコン膜と
多結晶シリコン層とを形成し、リン等の不純物を導入し
た後これをバターニングして多結晶シリコンよりなるゲ
ート電極８と二酸化シリコンよりなるゲート絶縁膜９と
を形成する。
形成されたｐ型シリコン基板１に、二酸化シリコン膜と
多結晶シリコン層とを形成し、リン等の不純物を導入し
た後これをバターニングして多結晶シリコンよりなるゲ
ート電極８と二酸化シリコンよりなるゲート絶縁膜９と
を形成する。
第６図参照
ＣＶＤ法等を使用して全面に１００〜２００人厚の二酸
化シリコン膜２を形成する。
化シリコン膜２を形成する。
第１ｂ図参照
リン等のｎ型不純物をイオン注入してソース・ドレイン
１０を形成し、窒素等の不活性ガス中において約９００
℃の温度に約１０分間加熱してアニールする。
１０を形成し、窒素等の不活性ガス中において約９００
℃の温度に約１０分間加熱してアニールする。
第７図参照
フッ酸等を使用して二酸化シリコン膜２を除去し、全面
にＰＳＧ等のＪｉｆｆ １］を形成し、これをバターニ
ングしてソース・ドレイン電極コンタクト領域に開口を
形成し、アルミニウム膜を形成し、これをバターニング
してソース・ドレイン１０とオーミックコンタクトする
ソース・ドレイン電極１２を形成する。
にＰＳＧ等のＪｉｆｆ １］を形成し、これをバターニ
ングしてソース・ドレイン電極コンタクト領域に開口を
形成し、アルミニウム膜を形成し、これをバターニング
してソース・ドレイン１０とオーミックコンタクトする
ソース・ドレイン電極１２を形成する。
（発明の効果〕
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、イオン注入工程に引き続いて実行される
不活性ガス中における熱処理によつて、イオン注入によ
って発生した半導体層の結晶欠陥が回復されるので、半
導体装置が微細化するときに特に問題となる結晶欠陥に
起因するリーク電流が減少し、半導体装置の誤動作が防
止される。
法においては、イオン注入工程に引き続いて実行される
不活性ガス中における熱処理によつて、イオン注入によ
って発生した半導体層の結晶欠陥が回復されるので、半
導体装置が微細化するときに特に問題となる結晶欠陥に
起因するリーク電流が減少し、半導体装置の誤動作が防
止される。
第１ａ図、第２図〜第４図は、本発明の一実施例に係る
ＬＯＧＯＳフィールド絶縁膜の製造工程図である。 第１ｂ図、第５図〜第７図は、本発明の一実施例に係る
ＭＯＳＦＥＴの製造工程図である。 第８図〜第１０図は、従来技術に係るＬＯＧＯＳフィー
ルド絶縁膜の製造工程図である。 第１］図〜第１３図は、従来技術に係るＭＯＳＦＥＴの
製造工程図である。 １ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５ ・ ・ ・ ６ ・ ・ ・ ７ ・ ・ ・ ８ ・ ・ ・ ９ ・ ・ ・ ＩＯ・ ・ ・ １］・ ・ ・ １２・ ・ ・ 半導体層、 酸化物の膜（二酸化シリコン膜）、 窒化シリコン膜、 開口、 ｐ゛型不純物領域、 二酸化シリコン膜、 ＬＯＣＯ３絶縁膜、 ゲート電極、 ゲート絶縁膜、 ソース・ドレイン、 ＰＳＧ膜、 ソース・ドレイン電極。
ＬＯＧＯＳフィールド絶縁膜の製造工程図である。 第１ｂ図、第５図〜第７図は、本発明の一実施例に係る
ＭＯＳＦＥＴの製造工程図である。 第８図〜第１０図は、従来技術に係るＬＯＧＯＳフィー
ルド絶縁膜の製造工程図である。 第１］図〜第１３図は、従来技術に係るＭＯＳＦＥＴの
製造工程図である。 １ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５ ・ ・ ・ ６ ・ ・ ・ ７ ・ ・ ・ ８ ・ ・ ・ ９ ・ ・ ・ ＩＯ・ ・ ・ １］・ ・ ・ １２・ ・ ・ 半導体層、 酸化物の膜（二酸化シリコン膜）、 窒化シリコン膜、 開口、 ｐ゛型不純物領域、 二酸化シリコン膜、 ＬＯＣＯ３絶縁膜、 ゲート電極、 ゲート絶縁膜、 ソース・ドレイン、 ＰＳＧ膜、 ソース・ドレイン電極。
Claims (1)
- 【特許請求の範囲】 ［１］半導体層（１）上に該半導体層の酸化物の膜（２
）を形成し、 該酸化物の膜（２）を貫通してなすイオン注入法を使用
して、前記半導体層（１）の表層に不純物を導入し、 該不純物が導入された前記半導体層（１）に不活性ガス
中において熱処理をなし、 前記半導体層（１）の表層を酸化する 工程を有することを特徴とする半導体装置の製造方法。 ［２］半導体層（１）上に該半導体層の酸化物の膜（２
）を形成し、 該酸化物の膜（２）を貫通してなすイオン注入法を使用
して、前記半導体層（１）の表層に不純物を導入し、 該不純物が導入された前記半導体層（１）に不活性ガス
中において熱処理をなし、 前記酸化物の膜（２）を除去して前記半導体層（１）を
露出し、 該露出した前記半導体層（１）上に金属層（１２）を形
成し、 該金属層（１２）を前記半導体層（１）の表層にオーミ
ックコンタクトさせる 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP867989A JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP867989A JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02191324A true JPH02191324A (ja) | 1990-07-27 |
Family
ID=11699617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP867989A Pending JPH02191324A (ja) | 1989-01-19 | 1989-01-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191324A (ja) |
-
1989
- 1989-01-19 JP JP867989A patent/JPH02191324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| US5952679A (en) | Semiconductor substrate and method for straightening warp of semiconductor substrate | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JP3336604B2 (ja) | 半導体装置の製造方法 | |
| JPH02191324A (ja) | 半導体装置の製造方法 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| KR100325596B1 (ko) | 비소이온주입후실리콘웨이퍼의결정결함형성억제방법 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0638482B2 (ja) | 半導体装置の製造方法 | |
| JPH0423439A (ja) | 半導体装置の製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| JPS6288328A (ja) | 半導体装置の製造方法 | |
| JPS63229755A (ja) | 半導体装置の製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JPH01245560A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JPH03278540A (ja) | 半導体装置の製造方法 | |
| JPH0492417A (ja) | 半導体装置の製造方法 | |
| JPS60192363A (ja) | シヨツトキ障壁接合の製造方法 | |
| JPH0492465A (ja) | 半導体装置の製造方法 |