JPH02187374A - 色補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、カラー複写機やプリンタ等、中間調を含むフ
ルカラーを生成する装置において、原稿の色調を忠実に
再現するための色補正回路に関する。

（従来の技術） 従来から、カラー印刷、カラーテレビ、カラー複写機等
の分野で、色補正について数多くの方法が提案されてお
り、その１つとして、テーブルメモリを用０て入力のＢ
ＧＲ系から出力のＹＭＣ系へ直接変換する方法がある。

しかし、ＢＧＲ系３色信号を、必要とする濃度段階の分
解能でそれぞれにデジタル信号１こ変換した時の情報量
は非常に多く、従ってテーブルメモリの容量が莫大とな
り、コストが非常に高くなる。

例えば、入力ＢＧＲ各色に対し８ビツトを割りあて、出
力ＹＭＣＫ各色が６ビツトで出力されるとすると、２”
４Ｘ４バイトのメモリーが必要とな９てしまい実用的で
はない。

そこで、テーブルメモリを用いて色補正を行なう場合の
メモリ容量削減の方法として、従来は補間を用いる方法
が主に検討されてきた。即ち、入力信号の上位ビットを
アドレスとした色補正メモリを用いることによってメモ
リ容量を削減し、粗くなった分を下位ビットを用いた補
間回路によって補正しようとする方法である（例えば、
米国特許第３８１２７５３号明細書、特開昭４９−１０
６７１４号公報、特開昭５２−２４７０１公報、特開昭
８１−１３８９８８公報等に開示の技術）。

しかし、従来の補間法は、補間値を求める計算が複雑で
時間がかかったり、計算が簡単な場合は補正精度が落ち
るとか、補間のためのメモリを多（持つ必要があつた。

第９図は、従来例として考えられる回路のブロック図を
示す。この回路は、過去に公開されて０るわけではない
が、前記公報等に開示の技術より類推できるものである
。

この第９図の回路は、入力をＬ”ａ”ｂ−に仮定して書
いであるが、これが、通常カラー複写機等で用いられて
いるＲＧＢ濃度等であっても、原理的には全く同様であ
る。従って　Ｌ　拳ａ１１　ｂｍ入力の場合で説明を続
けると、第９図は、式（１）に示す様な、３Ｘ３マトリ
ツクスを用いて補間を行う色補正回路を示している。

ここで、Ｙｏ１ＭＯ２Ｃｏｌ（Ｋｏ）は　Ｌ　１１　ａ
＊　ｂ＊の上位ビットの組から与えられる基準データで
あり、捕間の強さを表すマトリックスａｌＪの係数は、
同じ＜Ｌ”ａ”ｂ”の上位ビットの組から与えられるｏ
　Ｌ”ＸＡＩ　ｒ　　ａ　”ＫＡＩ　ｌ　　ｂ　”ＸＡ
Ｉは、それぞれＬ＊ａ”　　ｂ・の下位ビットを表す。

第９図の基準データ用色補正メモリ１１は、このＹｏｎ
　Ｙｏｎ　ＣＯ＋（Ｋｏ）を発生させるルックアップテ
ーブルを格納するメモリであり、捕間データ用メモリ１
２は、（１）式におけるａ　＋＋　Ｘ　Ｌ”ｘｘイａ　
１２Ｘ　ａ”ｘＡ＋等の乗算済みのデータを出力するル
ックアップテーブルを格納するメモリである。この補間
データ用メモリ２のアドレスとして、Ｌ１１ａ＊ｂ−の
上位ビットの組と、Ｌｌｌ（又はａ傘、　　ｂ＊）の下
位ビットを入力しているので、（１）式の後半のマトリ
ックス演算の各々の項の結果が出力として与えられるこ
とになる。

補間用加算器１３は、基準データ用色補正メモリ１１の
出力と３個の補間データ用メモリ１２の出力を加算し、
最終結果として（１）式の演算結果を出力する。この回
路のｒＪＪＭ点は、上位のビット数が多くなると、基準
データ用色補正メモリｌｌの容量が大きくなるのは当然
として、それとほぼ同じオーダーで補間データ用メモリ
１２の容量が大きくなってしまう点である。これを、入
出力共８ピッ）Ｘ３色の場合で、上位ｎビットを、下位
８−ｎビットで補間する時を考え、必要なメモリの容ｆ
ｆ１Ｗを式で表すと（２）式のようになる。

Ｗ〔バイト〕＝２ｓ″凋Ｘ３Ｘ（ｎ−２）／８＋２”Ｘ
２Ｉ′”Ｘ（１０−ｎ）／８　　・・・（２）この場合
、補間部分では、入力下位ビット数よりも、２ビツト多
（１補間量を出力するとした。

（発明が解決しようとする課題） 本発明は、上記問題点を解決するものであって、色補正
の精度を落すことな（、高速で、しかも、より少ない容
量のテーブルメモリを用いて色補正を行う色補正回路を
提供することを目的とする。

（！！１題を解決するための手段） 本発明は、第１図に示すように、色を表す３つの入力信
号の各々を上位ビットと下位ビットに分け、上位ビット
の組みから得られる基準データと、上位ビットの組みと
下位ビットから得られる補間データの組みとを演算して
出力信号を得る色補正回路において、前記上位ビットの
組みをアドレス信号として入力し、複数の補間の強度の
選択信号を出力する補間用強度選択出力メモリ４と、そ
の補間用強度選択出力メモリ４の出力および３つの入力
信号例えばＬｓａｅｂ傘の下位ビットの１つをアドレス
信号として入力し、補間データを出力する複数の補間デ
ータ用メモリ２．〜２１□とを育することを特徴とする
。

また、本発明の他の態様によれば、上記の補間用強度選
択出力メモリ４、補間データ用メモリ２１〜２゜を有す
る構成の色補正回路において、更に出力装置の表色系の
色再現範囲を考慮して色補正メモリに無駄が生じないよ
うにするための回路を付加する構成を有する。即ち、第
２図に例示するように、第１の表色系の色を表わす３つ
の入力信号例えばＬ・ａ　＊　ｂ　拳の内の２つの入力
信号ａ”ｂ中の一定の数ｍの上位ビットをアドレスとし
て入力し、出力装置の色再現範囲を考慮してあらかじめ
定められた起点アドレスを出力する起点アドレス生成メ
モリ５と、その起点アドレス生成メモリ６の出力と前記
３つの入力信号の内の他の１つの入力信号Ｌ”の一定の
数の上位ビットの和を求めるアドレス加算器６と、その
アドレス加算器６の出力をアドレスとして入力し、第２
の表色系例えばＹＭＣ（Ｋ）の色を表わす基準データ信
号を出力する基準データ用色補正メモリ１と、アドレス
加算器６の出力をアドレスとして入力し、複数の補間の
強度を出力する補間用強度選択出力メモリ４と、第１の
表色系の色を表わす３つの入力信号の各１つから前記一
定の数ｍの上位ビットを除いた残りの１個の下位ビット
と前記補間用強度選択出力メモリ４の出力をアドレスと
して入力し、補間データ信号を出力する補間データ用メ
モリ２Ｉ〜２１、と、基準データ用色補正メモリ１の出
力と補間データ用メモリ２１〜２１！の出力を加算し、
第２の表色系の色を表わす信号を出力する補間用加算器
３とを育することを特徴とする。

更に、本発明の他の態様によれば、第７図に示すように
、出力装置の色再現範囲外の色に対応する入力信号があ
ったとき、これを出力装置の色再現範囲内の色に対応す
る信号に変換する手段７〜１０を有することを特徴とす
る。

（作用） Ｌ１１ａ＊ｂ＊の上位ビットの組みがアドレスとして補
間用強度選択出力メモリ４に入力されると、対応する補
間の強度または感度の信号が同メモリ４からを出力され
る。補間データ用メモリ２１〜２゜には、補間の強度の
範囲全ての補間係数に、入力の下位ビット数を掛けた値
が補間データとして記憶されており、その補間の強度の
範囲の内の、どの補間領域を選択するかが補間用強度選
択出力メモリ４の出力により決定され、その選択された
領域にお０て入力信号の下位ビットに対応する補間デー
タが読み出される。読み出された補間データは出力色信
号ごとに補間用加算器３１〜３゜により基準データと加
算されて出力色信号が得られる。

入力信号の上位ビット数が大き鳴なり領域分割数が大き
くなると、共通の補間の強度を持つ領域が多くなるので
、補間データ用メモリ２にはその共通する領域のデータ
を一つにまとめて重複を避けて記憶させておき、捕間用
強度選択出力メモリ４でその共通の領域を選択するよう
にすることにより、補間データ用メモリ２の必要メモリ
容量を大幅に削減することができ、かつ高速な色補正回
路が実現できる。

また、上述の補間用強度選択出力メモリを有する構成に
加えて、起点アドレス生成メモリとアドレス加算器を有
する本発明の態様においては、起点アドレスを出力装置
の表色系の色再現１ｉ囲を考慮して各色補正メモリに無
駄が生じないように予め定めることができるので各色補
正メモリの容量を大幅に削減することができ、上述の補
間用強度選択出力メモリを有する構成による補間データ
用メモリのメモリ容量の削減効果と相俟って、飛曜的な
メモリ容量の減少を実現することができる。

（実施例） 第１図は、本発明の第１の実施例を示すもので、基準デ
ータ用色補正メモリ１、補間データ用メモリ２、捕間用
加算器３、補間用強度選択出力メモリ４が図のように接
続されて構成されている。

補間用強度選択出力メモリ４は、Ｌ”ａ”ｂ”の上位ビ
ットをアドレスとして入力して補間の強度又は感度の信
号を出力するテーブルルックアップメモリでありで、入
力信号数×出力信号数分の種類を出力する。その出力ビ
ツト幅は、入出力の信号の種類と出力機器によるが、通
常、Ｌｓａ−ｂＩ大入力、ＹＭＣ（Ｋ）％出力の場合は
、入力の下位ビット数＋２程度で十分である。即ち、補
間データ用メモリ２では、補間の強度の範囲全ての補間
係数に、入力の下位ビット数を掛けた値を記憶している
が、その補間の強度の範囲の内の、どの補間領域を選択
するかを補間用強度選択出力メモリ４の出力により決定
するわけである。

補間データ用メモリ２は、この補間用強度選択出力メモ
リ４の出力する補間領域の選択信号と、入力のｌ、＊ａ
Ｉｂ＊の下位８−ｎビットがアドレスとして入力される
と、対応する補間値を出力する。

規準データ用色補正メモリｌは、入力のｌ、＊ａ１１ｂ
＊の上位ビットをアドレスとして入力し、補正の基準値
を読み出して出力するルックアップチープルである。こ
の場合は第８図と異なり、補間データ用メモリ１２から
の補間信号は、相対値であり、絶対値の補正はできな０
（Ｌ車下位ビットが０の時はＯとなる。ｉ９図の時は、
その必要はない。）ので、最終出力のビット幅分だけ必
要上なる。

補間用加算器３は規準データ用色補正メモリ１の出力す
る補正基準データと、補間データ用メモリ２の出力する
補間データとの和をとうて最終的な色補正出力を得るも
のある。

第１図の実施例において必要なメモリー容量を、（２）
式と同様の条件下で算出すると、（３）式のようになる
。

Ｗ’　　Ｃバ４　））＝２”°”Ｘ　３　＋　２””Ｘ
　９Ｘ　（１０−ｎ）／８＋２”Ｘ２”″＠Ｘ９Ｘ（ｔ
ｏ−ｎ）／８　　・・・（８）式この（３）式と、（２
）式を比較すると、ｎが小さい時は、ＷくＷ′であるが
、ｎが太き４なると、Ｗ＞Ｗ′　と逆転する。

通常のカラープリンタでは、色補正精度の面から、ｎ≧
４程度は必要となり、詳細データは後述するが、この場
合はｗ＞ｗ’　となるので、本発明の実施の効果は十分
に発揮できる。

第２の実施例 第２ｒｘＪは、以上に説明した第１の実施例の回路と、
先に特願昭６３−２２４４４６号として特許出願された
本発明者の発明になるｒ色補正回路」と組み合せた構成
を有する第２の実施例を示す。

特願昭６３−２２４４４６号のｒ色補正回路」は、出力
装置の色再現範囲外については色補正用のルックアップ
テーブルメモリに領域を割り当てな埴ようにすることに
より色補正メモリの容量を削減するもので島る。

そのように出力装置の色再現範囲外に対してメモリを割
り当てな０ようにするために、１４２図の回路では、第
１図の回路における基準データ用色補正メモリ１および
補間用強度選択出力メモリ４の前段に起点アドレス生成
メモリ５とアドレス加算器６が追加されている。これに
より基準データ用色補正メモリ１と補間用強度選択出力
メモリ４のルックアップテーブルメモリ容量を約３７４
減少させることができる。

ここで、出力装置の色再現範囲外に対してメモリを割り
当てないようにして、ルックアップテーブルメモリ容量
を減少させる原理を説明する。

第３図は、ある出力装置の色再現範囲を示している。第
３図は、Ｌ傘＝２０〜８０（１０間隔）の等平面で、出
力装置の色再現範囲を切った時の外郭をａｓｂ傘色度図
上に実線で表示したもので各閉ループの内側が色再現範
囲である。ここで注目すべきは、各Ｌ”等平面で切った
時の外郭は変形した４辺形に近く、又Ｌ”のレベルによ
ってその形が、様々である点である。従って、立体的に
考えて、この色再現範囲に外接し、かつ各面がＬ”−ａ
拳固、ａ拳−す傘面、ｂ傘−Ｌ・面に平行な直方体を想
定した場合、その体積Ｖ′は、出力装置の色再現範囲の
体積Ｖに比べ大きいものになってしまう。その概念図を
第４図に示す。

通常のテーブルメモリによる色補正装置、補間無しの場
合は、第４図の直方体に対応したＹＭＣ（Ｋ）％のデー
タを全て持つことに対応し、出力の色再現範囲外、つま
りｖ’　−ｖに対応する量のデータを余分にメモリして
いることになる。

更に、出力の色再現範囲に比べて、入力の範囲がより広
い場合は、外接直方体よりもより大きい直方体（体積を
ｖＩＩとするＶ”＞Ｖ＞に対応した入力データが入って
くることになり、■”−■に対応する量のデータを余分
にメモリしていることになる。

この余分なメモリを削減することにより、色補正メモリ
の容量を減らすことができる。第３図に示した出力装置
の特性の場合は、ｖ′に関してでも（Ｖ’−Ｖ）／Ｖ’
　＝７７％のメモリ容量の削減が見込まれ　Ｖ　１１を
考えれば削減率は更に太き（なる。

第５図（ａ）〜（ｄ）は、メモリ削減の原理を説明する
ために想定した出力装置の色再現範囲と第１表 第１表のつづき 第１表によって割当てたアドレスを示して埴る。

図中、斜線で示した部分が、各ＬＩＴのレベルにおける
色再現範囲であり、その中の数字は割当てたアドレスを
示している。この場合は、Ｌ”ａ”ｂ”共各２ビットを
仮定した。従って、従来の方法の場合の色補正メモリの
入力アドレスは　２ｔ＋５＝６４必要となる。この様子
を、第１表の左側の「従来例」の欄に示す。なお、第１
表において「入力」の欄の括弧で示した数字のところは
出力装置の色再現範囲外であることを表している。

次に、本発明の場合は、ａ＊ｂ＊を入力とする起点アド
レス生成メモリからＬ”の起点アドレスを生成して、Ｌ
ｌｌに加算すると、第１表右側のｒ本発明」の欄に示し
たようになる。同欄における「−」を記載しであるとこ
ろは、出力装置の色再現範囲外であるので色補正メモリ
アドレスを割当てていな′Ｉ１１ことを示している。

順を迫って説明すると、まず、（ａ”　　ｂ”）＝（０
、Ｏ）と（ａ中　ｂ申）＝（０，１）は出力装置の色再
現範囲外なので、それに該当する信号は入力してこない
と考え、色補正メモリアドレスは必要ない。最初に必要
となるのは、（ａ＊　ｂ＊Ｌ”）＝　（０，２，２）の
点である。この場合、色補正メモリのアドレスを０とす
るために、Ｌ”起点アドレスを生成させるメモリには、
−２を記憶させておけばよい。なぜなら、色補正メモリ
アドレス＝Ｌ１１起点アドレス＋Ｌ１１値　と〜）う関
係にあるからである。

次に必要となるのは、（ａ”　　ｂ”　　Ｌ”）＝（０
，３，２）の場合であり、この時のＬＩ起点アドレスは
−１にしておけば、色補正メモリのアドレスは１となる
。

この様にして順次、出力装置の色再現範囲を見て、必要
な部分のみの色補正メモリのアドレスを１ずつ増加して
い（よう、Ｌ中起点アドレスを決定しておけばよい。

この場合は、従来例では色補正メモリのアドレスが８４
個必要だったのに対し、本発明では２６個に減らすこと
ができることになる。色補正メモリに必要なアドレスが
減れば、その分色補正メモリの容量が減るので、大幅な
メモリ量削減となる。

Ｌ”起点アドレス生成のメモリが増える力（、この場合
でもたかだか１Ｂアドレスのメモリであり、入力のビッ
ト数が増えれば色補正メモリの削減量に比べて問題とな
らなくなる。

本発明の第２実施例においては、以上に説明した特願昭
８３−２２４４４６号のメモリ容量削減の構成と原理を
、第１実施例と組み合せて用いたことにより、メモリ容
量削減の効果は一層、大きなものとなっている。

この第２実施例に対応するメモリ容量を、第１図に示す
従来例との比較で示したものが第６図である。領域分割
数２ｍとは、入力の上位ビット数の和をｍで表しており
、圧縮無しが第９図に対応しており、圧縮有が第２図に
対応している。この図より、上位ビット数の和が１１〜
１２でメモリ容量が最小になることがわかる。３×３の
マトリックスによる補間は、上位ビットによって分割さ
れた領域の境界のジャンプが別の評価尺度として必要と
なり、その評価の結果からはｍ＝１４〜１６程度が最低
必要ということが判っているが、それでも本発明が有効
である。

第３の実施例 第７図は本発明の第３の実施例を示す。これは、第２の
実施例が出力装置の色再現範囲外の信号が入ってとない
ことを前提としていたのに対し、出力装置の色再現範囲
外の信号が入って来ても範囲内に押し込めるようなプロ
テクトをするための変換回路を第２の実施例の回路に更
に付加したものである。第２の実施例と同じ部分につい
ては説明を省略し、付加された回路の部分について説明
する。付加された回路は、最大最小メモリ７、比較器８
，９および下位ビット生成メモリ１０である。

起点アドレス生成メモリ５のルックアップテーブルは、
出力装置の色再現範囲外の色に対応する入力信号ａ”ｂ
◆に対しては、色再現範囲外の色を色再現範囲内の色に
代替するよう構成する。

最大最小メモリ７は、２つの入力信号ａ”ｂ・のに対応
して、他の１つの入力信号Ｌ”の取り得る上限と下限を
定める信号を出力するものである。

比較器８，９は、他の１つの入力信号Ｌ＊と最大最小メ
モリ７の前記上限下限の出力とを比較し、入力信号Ｌ・
が前記上限下限の範囲外のとき範囲内の値に代替するた
めのものである。

下位ビット生成メモリ１０は、再現範囲外の入力信号が
あった場合のａ”ｂ・の下位ビットを定めるためのもの
である。

第１表と同じ例について、出力装置の色再現範囲外の入
力信号があった場合に色再現範囲内に押し込める原理を
第２表により説明する。第２表において、ｒＬ”起点ア
ドレス」の欄の括弧を付した数値は色再現範囲外の入力
信号に対して色再現範囲内に収めるために起点アドレス
生成メモリ５に設定した起点アドレスである。「（修正
）　Ｌ”Ｊの欄の括弧を付した数値は、比較器８，９に
よる最大最小生成メモリ７との比較の結果、最大最小生
成メモリ７の出力の値に飽和させた場合を表している。

また「（修正）Ｌ”Ｊの欄の括弧を付し第２表 第２表のつづき た数値は、色再現範囲外のデータに対して割当て１色再
現範囲内の色補正メモリアドレスを表して、する。

まず、色再現範囲内の入力データに関しては、１２の実
施例と第３の実施例の結果は全く同一でちる。例えば、
第２表でＮ　　Ｃａ申　ｂ”Ｌ”）＝（０，２，２）の
場合、起点アドレス生成メモリ２５の出力であるＬ”起
点アドレスは、−２が出力される。これと共に、最小最
大生成メモリ７からは、（ａ”　　ｂｅ）＝　（０，２
）に対応するＬ”ｆ＋ＭａｘとＭｉｎ即ちＬ”Ｍｉ　ｎ
＝２、Ｌ”Ｍａｘ＝２が出力され、比較器８．９で比較
されて、ＭｉｎとＭａｘの値の間に飽和させた修正Ｌ”
が出力されるが、色再現範囲内のデータに関しては入力
Ｌ”と修正し＊は当然等しくなり、よって、Ｌ８ｊ点ア
ドレスと修正Ｌ”を加算した結果は、第２つの実施例と
同じになる。

次に、色再現範囲外の入力データ、例えば第２表で、（
ａ１１ｂ＄Ｌ１１）＝（０，０，０）の場合について説
明すると、まず起点アドレス生成メモリ５からは、出力
したい色再現域内のデータと同一の（ａ”　　ｂ傘）＝
（１，０）と同一になるように出力したいと仮定したの
で、−１とした。これと共に、最小最大生成メモリ７か
らは、（ａ・ｂ”）＝　（１，０）の最小、最大り一こ
の場合だと、Ｌ”ＭＩ　ｎ＝３、Ｌ”Ｍａｘ＝３が出力
される。

そして、比較器８でＬ”Ｍ　ｌ　ｎとＬ＊が比較されて
大きい方の値３を出力し、その出力は比較器９でＬ・Ｍ
ａｘと３が比較されて、修正Ｌ”＝３を出力する。この
ように、色再現範囲外の入力に対しては、まずａ１１ｂ
拳を色再現範囲内に飽和させ、次にＬ・を色再現範囲内
に飽和させるという機能を実現することが可能である０
通常は、この色再現範囲内に飽和させる機能は、色補正
回路とは別々に設けることになるが、本発明においては
、その一部、即ち、ａｅ　　ｂ　拳を色再現範囲内に飽
゛和させるという機能を、起点アドレス生成メモリ２に
兼ねさせることができ、回路を簡易化できることになる
。

第４の実施例 第８図は本発明の第４の実施例を示す。これは、第３の
実施例と同様に出力装置の色再現範囲外の信号が入って
来ても範囲内に押し込めるようなプロテクトをするため
の変換回路を第１の実施例に付加したものであり、その
付加された回路は、最大最小メモリ７”、比較器８，８
＃よび変換テーブル１１である。

変換テーブル１１は、出力装置の色再現範囲外の色に対
応する入力信号ａ＊ｂ＊に対しては、色再現範囲外の色
を色再現範囲内の最大彩度の色に代替するよう構成する
。

最大最小メモリ７′は、２つの入力信号ａ＊ｂ＊の上位
ビットに対応して、他の１つの入力信号Ｌ”の取り得る
上限と下限を定める信号を出力するものである。

比較器８．９は、他の１つの入力信号Ｌ”と最大最小メ
モリ７の前記上限下限の出力とを比較し、入力信号Ｌ＊
が前記上限下限の範囲外のとき範囲内の値に代替するた
めのものである。

この第４の実施例は、変換テーブル１１によって、入力
信号ａ”ｂ・のうち出力装置の色再現範囲外の色に対応
するものに対して色再現範囲内の最大彩度の色に代替す
る機能を行わせている０例えば、第２表にお〜１て、入
力信号ａ”ｂ傘＝（０，０）および（０，１）は出力装
置の色再現範囲外であるが、（Ｏｓ　Ｏ）−（１＃　０
）＝ａ”　ｂ”（０＋　　１）　→（ｉｔ　　１）＝ａ
”　ｂ傘′のように色再現範囲の最大彩度に飽和させて
、起点アドレス生成メモリ５′のアドレス入力ａ＄１　
ｂ０＋　として入力する。第３の実施例ではこの飽和さ
せる機能は起点アドレス生成メモリ６に持たせてあり、
アドレス入力として入力信号ａ”ｂ◆のフルビットを必
要としたが、第４の実施例では、起点アドレス生成メモ
リ５′および最大最小生成メモリ７′の入力ａ・′ｂ１
は前記変換によって出力装置の色再現範囲内の信号のみ
となっているので上位ｍビットのみでよく、また下位ビ
ット生成メモリは必要でない。従って、全体としてのメ
モリー容量は第３の実施例よりも少なくて済む。

（発明の効果） 以上のように、本発明は、入力の上位ビットの組をアド
レスとして入力し、複数の補間の強度選択信号を出力す
る補間用強度選択出力メモリと、補間の強度の範囲全て
にわたり、かつ入力の下位ビットとの乗算結果を書き込
んだ補間用強度選択出力メモリを有することにより、高
速でかつメモリ容量の少な〜）補間回路を実現できるも
のである。

また、補間用強度選択出力メモリを有する構成に加えて
、起点アドレス生成メモリとアドレス加算器を有する本
発明の態様においては、起点アドレスを出力装置の表色
系の色再現範囲を考慮して各色補正メモリに無駄が生じ
ないように予め定めることができるので各色補正メモリ
の容量を大幅に削減することができ、上述の補間用強度
選択出力メモリを育する構成による補間データ用メモリ
のメモリ容量の削減効果と相俟って、１昭的なメモリ容
量の減少を実現することができる。

また、本発明は、出力装置の色再現範囲に飽和させると
言う機能の一部を、起点アドレス生成メモリに兼用させ
る態様で実施することができ、その分回路構成が簡易化
できるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図である
。 第２図は本発明の第２の実施例を示すブロック図である
。 第３図はある出力装置の色再現範囲の一例を示す図であ
り、第４図はその概略を立体的に表わしたものである。 第５図（ａ）〜（ｄ）は、本発明の詳細な説明するため
に仮想した出力装置の色再現範囲とアドレスの割当ての
一例を示す図である。 第６図は、本発明の第２の実施例による必要メモ容量と
従来例の必要メモ容量の比較を示す図である。 第７図は本発明の第３の実施例示すブロック図である。 第８図は本発明の第３の実施例示すブロック図である。 第９図は、従来例を示すブロック図である。 １・・・基準データ用色補正メモリ、２□〜２．、・・
・補間データ用メモリ、３．〜３＋ｘ・・・補間用加算
器、４・・・補間用強度選択出力メモリ、５・・・起点
アドレス生成メモリ、６・・・アドレス加算器、７・・
・最大最小メモリ、８，９・・・比較器、１０・・・下
位ビット生成メモリ。 第３図 ａＸ 第４図 第５図 手摩売補正書（自発） 平成２年４月１３日

Claims (3)

【特許請求の範囲】
1. （１）色を表す３つの入力信号の各々を上位ビットと下
   位ビットに分け、上位ビットの組みから得られる基準デ
   ータと、上位ビットの組みと下位ビットから得られる補
   間データの組みとを演算して出力信号を得る色補正回路
   において、 上位ビットの組みをアドレス信号として入力し、複数の
   補間の強度の選択信号を出力する補間用強度選択出力メ
   モリと、 前記補間用強度選択出力メモリの出力および３つの入力
   信号の内の１つの信号の下位ビットをアドレス信号とし
   て入力し、補間データを出力する複数の補間データ用メ
   モリと を有することを特徴とする色補正回路。
2. （２）第１の表色系の色を表わす３つの入力信号の内の
   ２つの入力信号の一定数の上位ビットをアドレスとして
   入力し、出力装置の色再現範囲を考慮してあらかじめ定
   められた起点アドレスを出力する起点アドレス生成メモ
   リと、 前記起点アドレス生成メモリの出力と前記３つの入力信
   号の内の他の１つの入力信号の一定の数の上位ビットの
   和を求めるアドレス加算器と、前記アドレス加算器の出
   力をアドレスとして入力し、第２の表色系の色を表わす
   基準データ信号を出力する基準データ用色補正メモリと
   、 前記アドレス加算器の出力をアドレスとして入力し、複
   数の補間の強度を出力する補間用強度選択出力メモリと
   、 前記第１の表色系の色を表わす３つの入力信号から前記
   一定の数の上位ビットを除いた残りの下位ビットと前記
   補間用強度選択出力メモリの出力をアドレスとして入力
   し、補間データ信号を出力する補間データ用メモリと、 前記基準データ用色補正メモリの出力と補間データ用メ
   モリの出力を加算し、第２の表色系の色を表わす信号を
   出力する補間用加算器と を有することを特徴とする色補正回路。
3. （３）出力装置の色再現範囲外の色に対応する入力信号
   があったとき、これを出力装置の色再現範囲内の色に対
   応する信号に変換する手段を有することを特徴とする請
   求項（１）または（２）記載の色補正回路。