JPH05227421A

JPH05227421A - 色信号変換装置

Info

Publication number: JPH05227421A
Application number: JP4059224A
Authority: JP
Inventors: Hiroaki Ikegami; 博章池上
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1992-02-14
Filing date: 1992-02-14
Publication date: 1993-09-03
Anticipated expiration: 2014-06-21
Also published as: EP0555866A1; DE69328508T2; JP2906814B2; DE69328508D1; EP0555866B1

Abstract

(57)【要約】【目的】色信号変換装置に必要なトータルのメモリ容量
を大幅に削減すること。【構成】つ又は４つの入力信号の各々を上位ビットと
下位ビットに分け、上位ビットの組みから得られる基準
データと、上位ビットの組みと下位ビットから得られる
補間データの組みとを演算して出力信号を得る色信号変
換装置において、上位ビットの組みをアドレスとして入
力し、変換されたアドレスを出力するアドレス変換メモ
リ手段、及び上位ビットの組みをアドレスとして入力
し、下位ビット修正用の演算信号を出力する修正データ
メモリ手段と、修正データメモリ手段の出力を用いて下
位ビットを修正する下位ビット修正演算手段を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラープリンタ、カラ
ー複写機等、中間調を含むフルカラーを出力する装置に
おいて、原稿の色調を忠実に再現するために色信号を変
換する色信号変換装置に関する。

【０００２】

【従来の技術】従来から、カラー印刷、カラーテレビ、
カラー複写機等の分野で、色信号変換について数多くの
方法が提案されており、その１つとして、テーブルメモ
リを用いて入力の色空間、例えばＢＧＲ系から、出力の
色空間、例えばＹＭＣ（Ｋ）系へ直接変換する方法があ
る。しかし、ＢＧＲ系等の３色信号を、必要とする濃度
段階の分解能でそれぞれにデジタル信号に変換した時の
情報量は非常に多く、従ってテーブルメモリの容量が莫
大になり、コストが非常に高くなる。例えば、入力ＢＧ
Ｒ各色に対し８ビットを割り当て、出力ＹＭＣＫ各色が
８ビットで出力されるとすると、２²⁴×４バイトのメモ
リーが必要となってしまい実用的ではない。

【０００３】そこで、テーブルメモリを用いて色信号変
換を行う場合のメモリ容量削減の方法として、従来は補
間を用いる方法が主に検討されてきた。即ち、入力信号
の上位ビットをアドレスとした色補正メモリを用いるこ
とによってメモリ容量を削減し、粗くなった分を下位ビ
ットを用いた補間回路によって補正しようとする方法
（例えば、特公昭５８−１６１８０号公報、特開平２−
１８７３７４号公報参照）である。しかしながら、これ
らの従来の補間方法は、計算が複雑で時間がかかってい
たり、隣の補間領域との境界で不連続になる等、まだ問
題があった。

【０００４】そのような従来の技術の問題点を解決する
ための方法を、本発明者は先に提出した別途の出願（特
願平３−２９６６５９号および特願平３−２９６６６０
号）において提案した。本発明は、上記別途の出願の発
明と同様に前記従来の技術を解決するとともに、その別
途の出願の発明をさらに改良するものである。そこで、
まず上記別途の出願における３次元入力の補間方法（特
願平３−２９６６５９号）の一例を、図１３と式１によ
り、また４次元入力の補間方法（特願平３−２９６６６
０号）の一例を図１４と式２により説明する。

【０００５】Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h）＋ａ_x（ｘ_h,ｙ_h,ｚ_h,ｂ_x（ｘ_l, ｙ_l,ｚ_l））ｘ_l＋ａ_y（ｘ_h,ｙ_h,ｚ_h,ｂ_y（ｘ_l,ｙ_l,ｚ_l））ｙ_l＋ａ_z（ｘ_h,ｙ_h, ｚ_h,ｂ_z（ｘ_l,ｙ_l,ｚ_l））ｚ_{l・・・・・・・・・・・・・・}式１Ｘ’（ｘ，ｙ，ｚ，ｔ）＝Ｘ’（ｘ_h，ｙ_h，ｚ_h，ｔ_h）＋ａ_x（ｘ_h，ｙ_h，ｚ_h ，ｔ_h，ｂ_x（ｘ_l，ｙ_l，ｚ_l，ｔ_l））ｘ_l＋ａ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h，ｂ_y（ｘ_l _, ｙ_l,ｚ_l，ｔ_l））ｙ_l＋ａ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h，ｂ_z（ｘ_l，ｙ_l，ｚ_l，ｔ_l））ｚ_l＋ａ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h，ｂ_t（ｘ_l，ｙ_l，ｚ_l，ｔ_l））ｔ_{l・・・・・・・・・・} 式２ここで、Ｘ’（ｘ，ｙ，ｚ），Ｘ’（ｘ，ｙ，ｚ，ｔ）
は入力（ｘ，ｙ，ｚ），（ｘ，ｙ，ｚ，ｔ）における１
つの出力の値を、ｘ_h，ｙ_h，ｚ_h，ｔ_hは入力の上位ビッ
トを、ｘ_l，ｙ_l，ｚ_l，ｔ_lは入力の下位ビットを、Ｘ’
（ｘ_h，ｙ_h，ｚ_h），Ｘ’（ｘ_h，ｙ_h，ｚ_h，ｔ_h）は上
位ビットの組みから得られる基準データを、ａ_x（ｘ_h，
ｙ_h，ｚ_h，ｂ_x（ｘ_l，ｙ_l，ｚ_l）），ａ_y（ｘ_h，ｙ_h，
ｚ_h，ｂ_z（ｘ_l，ｙ_l，ｚ_l）），ａ_z（ｘ_h，ｙ_h，ｚ_h，
ｂ_z（ｘ_l，ｙ_l，ｚ_l）），ａ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h，
ｂ_x（ｘ_l，ｙ_l，ｚ_l，ｔ_l）），ａ_y（ｘ_h，ｙ_h，ｚ_h，
ｔ_h，ｂ_y（ｘ_l,ｙ_l,ｚ_l，ｔ_l）），ａ_z（ｘ_h，ｙ_h，
ｚ_h，ｔ_h，ｂ_z（ｘ_l，ｙ_l，ｚ_l，ｔ_l）），ａ_t（ｘ_h，
ｙ_h，ｚ_h，ｔ_h，ｂ_t（ｘ_l，ｙ_l，ｚ_l，ｔ_l））は補間用
強度信号を、ｂ_x（ｘ_l，ｙ_l，ｚ_l），ｂ_y（ｘ_l，ｙ_l，
ｚ_l）_,ｂ_z（ｘ_l，ｙ_l，ｚ_l），ｂ_x（ｘ_l，ｙ_l，ｚ_l，ｔ
_l），ｂ_y（ｘ_l,ｙ_l,ｚ_l，ｔ_l），ｂ_z（ｘ_l，ｙ_l，ｚ_l，
ｔ_l），ｂ_t（ｘ_l，ｙ_l，ｚ_l，ｔ_l）は下位ビットの組み
から得られる補間領域選択信号を示す。

【０００６】図１３および図１４に示す装置の構成と動
作を簡単に説明すると、まず、３つまたは４つの入力信
号の各々が上位ビットと下位ビットに分けられ、まず上
位ビットの組が基準データ用色補正メモリ１にアドレス
として入力され、基準データ用色補正メモリ１からは式
１のＸ’（ｘ_h，ｙ_h，ｚ_h）または式２のＸ’（ｘ_h，ｙ
_h，ｚ_h，ｔ_h）に相当する基準データが出力される。ま
た、入力信号の下位ビットの組が、複数の比較器８で構
成される補間領域選択手段に入力されて、式１のｂ
_x（ｘ_l,ｙ_l,ｚ_l），ｂ_y（ｘ_l,ｙ_l,ｚ_l）_,ｂ_z（ｘ_l,ｙ_l,
ｚ_l）または式２のｂ_x（ｘ_l,ｙ_l,ｚ_l，ｔ_l），ｂ_y（ｘ
_l,ｙ_l,ｚ_l，ｔ_l）_,ｂ_z（ｘ_l,ｙ_l,ｚ_l，ｔ_l），ｂ
_t（ｘ_l，ｙ_l，ｚ_l，ｔ_l）に対応する複数の補間領域選
択用信号が出力される。次に、入力信号の上位ビットの
組と上記補間領域選択用信号の一部が、補間用強度信号
出力メモリ５に入力されて、式１のａ_x（ｘ_h，ｙ_h，
ｚ_h，ｂ_x（ｘ_l，ｙ_l，ｚ_l）），ａ_y（ｘ_h，ｙ_h，ｚ_h，
ｂ_z（ｘ_l，ｙ_l，ｚ_l）），ａ_z（ｘ_h，ｙ_h，ｚ_h，ｂ
_z（ｘ_l，ｙ_l，ｚ_l））または式２のａ_x（ｘ_h，ｙ_h，
ｚ_h，ｔ_h，ｂ_x（ｘ_l，ｙ_l，ｚ_l，ｔ_l））_,ａ_y（ｘ_h，ｙ
_h，ｚ_h，ｔ_h，ｂ_y（ｘ_l,ｙ_l,ｚ_l，ｔ_l））_,ａ_z（ｘ_h，
ｙ_h，ｚ_h，ｔ_h，ｂ_z（ｘ_l，ｙ_l，ｚ_l，ｔ_l）），ａ
_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h，ｂ_t（ｘ_l，ｙ_l，ｚ_l，ｔ_l））
に相当する複数の補間用強度信号が出力される。次に、
上記複数の補間用強度出力の各々が補間用乗算器６によ
り入力信号の下位ビットの内の１つと乗算され、複数の
補間データが出力される。最後に、上記基準データと複
数の補間データが加算されて、最終的に式１のＸ’
（ｘ，ｙ，ｚ）または式２のＸ’（ｘ，ｙ，ｚ，ｔ）に
相当する補間済みの値が出力される。

【０００７】この方式は、以下のような特徴を持ってい
た。（１）メモリから呼び出す時の複雑なアドレス変換が
不要であり、従って簡単な回路構成でかつ高速処理が可
能。（２）色補正メモリの中のデータが規則正しく並んで
いることを前提とせず、特開平２−７３７７９号公報、
特開平２−１８７３７４号公報で提案したデータの規則
性をくずして出力の色再現範囲外に対応するメモリーを
削減するアイディアと相容れる。（３）隣の補間領域との境界での連続性を確保。

【０００８】しかし、これらの方式は、メモリーを削減
する方式ではあったが、更にメモリーを減らしたいとい
う要望があり、これを実現する可能性は、以下のような
点に残されていた。（１）特開平２−７３７７９号公報、特開平２−１８
７３７４号公報で提案したデータの規則性をくずして出
力の色再現範囲外に対応するメモリーを削減するアイデ
ィアは、いくつかの２次元メモリーを必要とするので、
出力の色再現範囲外に対応するメモリーを削減する方法
には改善の余地が残されている。（２）前記先の出願（特願平３−２９６６５９号およ
び特願平３−２９６６６０号）の方式は、色空間を均等
に分割するようになっていたが、色空間全域にわたって
同一の処理をする必要はなく、色変換の特性が類似して
いるような領域は粗い分割でも十分である。

【０００９】

【発明が解決しようとする課題】従って、本発明は、前
記先の出願の発明の特徴をそのまま踏襲した上で、更に
メモリーを減らした色信号変換装置を、具体的な形で提
供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は複数の入力信号
の各々を上位ビットと下位ビットに分け、上位ビットの
組みから得られる基準データと、上位ビットの組みと下
位ビットから得られる補間データの組みとを演算して出
力信号を得る色信号変換装置であって、図１に示すよう
に、上位ビットの組みをアドレスとして入力し、変換さ
れたアドレスを出力するアドレス変換手段１０１と、前
記変換されたアドレスを入力したとき、基準データを出
力する基準データ用色補正メモリ手段１０２と、上位ビ
ットの組みをアドレスとして入力し、下位ビット修正用
のデータを出力する修正データメモリ手段１０３と、そ
の修正データメモリ手段の出力を用いて下位ビットを修
正する下位ビット修正演算手段１０４とからなる下位ビ
ット修正手段１０５と、前記アドレス変換手段１０１の
出力する変換アドレスと下位ビット修正手段１０５の出
力する修正下位ビットの組みに基づいて補間データの組
を出力する補間データ作成手段１０６と、前記色補正メ
モリ手段１０２の出力と補間データ作成手段１０６の出
力を加算し、出力信号を得る加算手段１０７とを有する
ことを特徴とする。

【００１１】ここで、複数の入力信号の各々を上位ビッ
トと下位ビットに分け、上位ビットの組みから得られる
基準データと、上位ビットの組みと下位ビットから得ら
れる補間データの組みとを演算して出力信号を得る色信
号変換装置は、いくつかの方式が考えられるが、これ
を、式１および式２の色信号変換装置に対応させて、以
下を説明する。

【００１２】本発明を式で表すと、式３，式４のように
なる。Ｘ’（ｘ，ｙ，ｚ）＝Ｘ’（ｃ（ｘ_h，ｙ_h，ｚ_h））＋ａ_x（ｃ（ｘ_h,ｙ_h,ｚ_h ）_,ｂ_x（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_y（ｘ_h，ｙ_h，ｚ_h））））ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））＋ａ_y （ｃ（ｘ_h,ｙ_h,ｚ_h）_,ｂ_y（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ _h ，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h））））ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ _h ，ｚ_h））＋ａ_z（ｃ（ｘ_h,ｙ_h,ｚ_h）_,ｂ_z（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_, ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h））））ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h））_{・・・・・・・・・・・・・・・・・・・・・・・・}式３Ｘ’（ｘ，ｙ，ｚ，ｔ）＝Ｘ’（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h））＋ａ_x（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_x（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））＋ａ_y （ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_y（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））ｄ（ｙ_l，ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h））＋ａ_z（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_z（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h ，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））ｄ（ｚ_l，ｅ_z（ｘ_h ，ｙ_h，ｚ_h，ｔ_h））＋ａ_t（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_t（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z （ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））ｄ（ｔ _l ，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_{・・・・・・・・・・・・・・・・・・・・・・・・}式４

【００１３】ここで、ｃ（ｘ_h，ｙ_h，ｚ_h），ｃ（ｘ_h，
ｙ_h，ｚ_h，ｔ_h）は、上位ビットの組みをアドレスとし
て入力したアドレス変換手段１０１の出力である変換さ
れたアドレスであり、ｅ_x（ｘ_h，ｙ_h，ｚ_h），ｅ
_y（ｘ_h，ｙ_h，ｚ_h），ｅ_z（ｘ_h，ｙ_h，ｚ_h），ｅ
_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_y（ｘ_h，ｙ_h，ｚ_h，
ｔ_h），ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_t（ｘ_h，ｙ_h，
ｚ_h，ｔ_h）は、下位ビット修正データメモリ手段１０３
から出力される下位ビット修正用の演算信号であり、ｄ
（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｙ_l,ｅ_y（ｘ_h，
ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ
（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｙ_l,ｅ
_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，
ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ
_h））は、下位ビット修正演算手段１０４によって出力
される修正された下位ビットである。

【００１４】本発明の一態様では、上記構成において、
アドレス変換手段は、出力装置の色再現範囲を囲む平面
または超平面より構成される閉立体または閉超立体の外
側の補間領域（図２の’’）に対応するアドレ
ス入力に対してはこの閉立体または閉超立体の表面に変
換アドレス出力値を収束させるように変換するものであ
る。

【００１５】また、本発明の他の態様では、アドレス変
換手段は、統合される隣接する複数の補間領域の上位ビ
ットアドレス入力に対応する各出力アドレスが、同一の
出力アドレス値となるようにアドレス変換を行うよう構
成され、下位ビット修正手段は、前記補間領域の統合に
従って下位ビットの修正をする領域処理を行うよう構成
される。

【００１６】また、前記領域統合のために、前記下位ビ
ット修正メモリ手段は、領域統合された領域に関して、
その領域統合された方向の座標軸に関する下位ビットを
修正するための下位ビット修正用データと、前記統合に
伴い必要となる残りの座標軸の下位ビットの絶対値を修
正する絶対値修正用データとを記憶し、前記下位ビット
修正演算手段は、領域統合された領域がアドレスされた
ときに下位ビット修正メモリ手段から出力される前記下
位ビット修正用データおよび絶対値修正用データに基づ
いて、下位ビットの修正を行う領域制御手段（図５）を
有すること特徴とする。

【００１７】その領域制御手段は、具体的態様において
は、下位ビットを入力し、この入力された下位ビットに
前記下位ビット修正用データを加算するワイアードオア
回路（図５の２０）と、このワイアードオア回路から出
力されたデータと前記絶対値修正用データとを入力して
演算するシフトレジスタまたは乗算回路（図５の２１，
２２）とからなる。

【００１８】前記下位ビット修正メモリ手段は、具体的
態様においては、前記閉立体または閉超立体の表面に変
換アドレス値を収束した場合の下位ビット修正のため
に、座標軸の反転を指示する反転修正データを記憶して
おり、前記下位ビット修正演算手段は、前記反転修正用
データに基づいて座標軸の反転を制御する反転制御手段
（図６）を備えている。

【００１９】

【作用】本発明によれば、複数（例えば、３つまたは４
つ）の入力信号の各々が上位ビットと下位ビットに分け
られ、まず上位ビットの組ｘ_h，ｙ_h，ｚ_hまたはｘ_h，ｙ
_h，ｚ_h，ｔ_hがアドレス変換手段のアドレスとして入力
され、式３，式４のｃ（ｘ_h，ｙ_h，ｚ_h），ｃ（ｘ_h，ｙ
_h，ｚ_h，ｔ_h）に相当する変換されたアドレスが出力さ
れる。ここで、このアドレス変換の役割を、図２を使っ
て説明する。図２は、話を分かりやすくするため、２次
元入力の場合で表現しているが、３次元入力、または、
４次元入力の場合でも役割は同じである。アドレス変換
の役割は、補間領域数を減らして、これに続く補間回路
のメモリーを減らすことにあるが、その内容は次の２つ
に分けることができる。（１）出力の色再現範囲外に対応する補間領域を、削
除、または、色再現範囲境界を囲む補間領域と同等の補
間をすることにより、補間領域数を減らす。（２）均等に分割されている入力空間を、色変換の特
性が類似しているような隣接補間領域を統合することに
より、補間領域数を減らす。

【００２０】まず、上記（１）の場合は、出力の色再現
範囲外に対応する入力が入って来ない場合と、入ってく
る場合に分けて考えることができる。出力の色再現範囲
外に対応する入力が入って来ない場合は、図２の補間領
域，’，，’は削除可能となるので、この領域
の上位ビット入力に対する出力は、例えば全て出力アド
レス０に割当ててしまえばよく、その分だけ出力アドレ
スのサイズが減少する。

【００２１】出力の色再現範囲外に対応する入力が入っ
て来る場合は、図２の補間領域，’を、図中矢印の
点線で対応関係を示した補間領域，’と全く同等に
補間すればよいので、この領域の上位ビット入力に対す
る出力は、対応する補間領域，’の出力アドレスに
割当ててしまえばよく、従って補間領域，’の分だ
け出力アドレスのサイズが減少する。補間領域と
’、および補間領域と’の相違については、Ｘ軸
方向に対してのみ出力の色再現範囲外に対応する入力が
入って来ない場合にその差が現われ、この時は、補間領
域，の上位ビット入力に対する出力は、全て出力ア
ドレス０に割当ててしまい、補間領域’の上位ビット
入力に対する出力は、矢印で対応関係を示した補間領域
の出力アドレスに割当ててしまえばよいので、従って
領域，’，の分だけ出力アドレスのサイズが減少
する。

【００２２】これらの対応関係は、最初にＸ軸方向に色
圧縮を行い、次にＹ軸方向に色圧縮を行う場合を想定し
て例示したが、ここで重要なのは、補間領域，’と
補間分割領域”，”の処理である。これらは、色再
現範囲外に対応する入力が入ってきた場合に、補間領域
境界における色の連続性を保つための役割を果たしてい
る。つまり、先の出願（特願平３−２９６６５９号およ
び特願平３−２９６６６０号）に述べられている補間領
域の部分分割を利用することにより、色再現範囲外に対
応する入力は、図２の破線で示された色再現範囲を含む
線／点の上に滑らかに変換される。ここで、色再現範囲
を含む線／点とは、２次元の場合であるが、３次元の場
合は平面が加わり、４次元の場合は超平面が加わること
は明らかである。従って、この場合は、色再現範囲外の
色が色再現範囲の中に完全に入るわけではないが、色再
現範囲境界に近い所まで持ってくることになるので、実
際上はこれで十分なことが多く、色再現範囲の中に完全
に入れる処理は、この色変換装置の後段に通常設けられ
るＴＲＣ（トーンリプロダクションカーブ）と呼ばれる
１次元変換メモリによって行われることになる。

【００２３】なお、この例の場合は、通常の右上がり４
５度の分割ではなく、右下がり４５度の分割になってい
るので、Ｙ軸を反転させることに対応する処理が必要と
なるが、この反転処理は、次の２つの処理に分けること
ができる。（ａ）補間の基準点が、（Ｘ₁，Ｙ₁）から（Ｘ₁，
Ｙ₂）に移るので、この補間領域の色補正係数を決定す
る場合、上位ビット入力（Ｘ₁，Ｙ₁）に対する基準出力
は、上位ビット入力（Ｘ₁−１，Ｙ₂−１）に対応する基
準出力と同じにする。ここで、上位ビット入力（Ｘ₁，
Ｙ₂）に対する基準出力とせず、（Ｘ₁−１，Ｙ₂−１）
に対する基準出力としている理由は、補間を行うための
乗算器へのビット数を増やさないためであるが、この辺
の事情は、後で図３等を用いて説明する。（ｂ）下位ビットを反転する。（ａ）の処理は、本発明には直接関係しない色補正係数
決定時に実行され、（ｂ）の処理は、後で述べる下位ビ
ット修正データメモリ手段と下位ビット修正演算手段に
よって実行されるが、その詳しい方法については、後で
図３等を用いて説明する。また、色再現範囲を含む線／
点が、４５度より急な角度を要求するような領域では、
次に述べる領域の統合を用いれば、同様なことが可能と
なる。

【００２４】以上、出力の色再現範囲外に関係するメモ
リの減少分は、色再現範囲の体積と、それに外接する直
方体の体積の比と考えることができ、Ｌ＊ａ＊ｂ＊入力
の場合、約１／４に減少できることがわかっている（特
開平２−７３７７９号公報参照）。これに対し、この入
力の上位ビットの組をアドレスとするアドレス変換メモ
リを付加することによるメモリの増加分は、上位ビット
数が少ない場合には無視できる量となり、更には、特開
平２−１８７３７４号公報で提案した色再現範囲外に関
係するメモリの減少のアイディアと比較しても、こちら
の方法のほうがトータルのメモリ容量を減らすことが可
能となる。

【００２５】次に、（２）の隣接補間領域を統合する例
が、図２の’に示されている。図２の例は、Ｙ軸方向
に２つの領域を統合したものであるが、いかなる入力軸
の方向にも、いくつでも統合することが可能である。こ
の統合を実現するためには、次の３つの処理を行う。

【００２６】（ａ）統合される領域の上位ビット入力
に対する出力アドレスを、統合領域の上位ビット入力に
対する出力アドレスに割当てる。図２の’の場合は、
統合領域の補間を行う基準点は（Ｘ₀，Ｙ₀）となるの
で、統合される領域がＸ₀＜＝Ｘ＜Ｘ₁，Ｙ₁＝＜Ｙ＜Ｙ₂
ということになり_、上位ビット入力（Ｘ_0,Ｙ₁）の出力ア
ドレスを、上位ビット入力（Ｘ_0,Ｙ₀）の出力アドレス
と同じにする。（ｂ）統合領域に隣接した補間領域の色補正係数を決
定する場合、統合領域との連続性を考慮して決定する。
図２の’場合は、領域Ｘ₁＜＝Ｘ＜Ｘ₂，Ｙ₁＜＝Ｙ＜
Ｙ₂とＸ₁＜＝Ｘ＜Ｘ₂，Ｙ₀＜＝Ｙ＜Ｙ₁が隣接した補間
領域に相当し、具体的には、入力（Ｘ_1,Ｙ₁）に対応す
る出力を、入力（Ｘ_1,Ｙ₀）に対応する出力と入力（Ｘ
_1,Ｙ₂）に対応する出力の平均値になるようにすればよ
い。これは、各補間領域で線形補間をしている為であ
る。領域Ｘ₀＜＝Ｘ＜Ｘ₁，Ｙ₂＜＝Ｙ＜Ｙ₃も隣接してい
るが、これとの境界は、入力（Ｘ_0,Ｙ₂）と（Ｘ_1,Ｙ₂）
を統合領域と共有しているので、特別の処理をしなくと
も連続性は確保される。（ｃ）補間方法に適合するように、統合領域の下位ビ
ットを修正する。

【００２７】上記（ａ）の処理は、アドレス変換メモリ
手段によって実行され、上記（ｂ）の処理は、本発明に
は直接関係しない色補正係数決定時に実行される。上記
（ｃ）の処理は、後で述べる下位ビット修正データメモ
リ手段と下位ビット修正演算手段によって実行される
が、その詳しい方法については、後で図３等を用いて説
明する。

【００２８】以上、隣接補間領域の統合による効果は、
入出力の特性によるので一概に言うことはできないが、
例えば、極座標入力の時を考えれば、よく理解できるで
あろう。つまり、極座標入力で各入力軸を均等に分割し
た場合には、原点周辺の補間領域の大きさが小さくな
り、原点から離れるにつれて大きくなってしまうので、
色変換を行う場合は、その変換精度の補間領域毎のアン
バランスが発生してしまうことが容易に想像できる。こ
の場合に、本隣接補間領域の統合の手法を用いて、原点
周辺を大きく統合し、原点から離れるにつれてその統合
の程度をだんだん小さくしていけば、分割領域の大きさ
のバランスがある程度はとれるので、色変換精度の補間
領域毎のバランスを保つことが可能となる。

【００２９】また、上位ビットの組ｘ_h，ｙ_h，ｚ_hまた
はｘ_h，ｙ_h，ｚ_h，ｔ_hは、下位ビット修正データメモリ
手段１０３のアドレスとして入力され、式３，４のｅ_x
（ｘ_h，ｙ_h，ｚ_h），ｅ_y（ｘ_h，ｙ_h，ｚ_h），ｅ
_z（ｘ_h，ｙ_h，ｚ_h），ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_y
（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_z（ｘ_h，ｙ_h，ｚ_h，
ｔ_h），ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h）に相当する下位ビッ
ト修正データが出力される。

【００３０】次に、下位ビット修正データと入力信号の
各々の下位ビットｘ_l，ｙ_l，ｚ_lまたはｘ_l，ｙ_l，ｚ_l，
ｔ_lが、下位ビット修正演算手段１０４に入力されて、
式３，式４のｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h）），ｄ
（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_y（ｘ_h，
ｙ_h，ｚ_h）），ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，
ｔ_h）），ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ
（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ
_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））に相当する修正下位ビット
が出力される。

【００３０】ここで、下位ビット修正の内容を、図３、
図５、および図６を使って具体例により説明する。下位
ビット修正の内容は、領域の統合が成されている場合
における領域の統合に従って下位ビットのサイズを調整
する領域処理と、軸の反転に伴う反転処理の２つに分
けることができる。図３は、３次元入力の場合で、Ｘ軸
方向へ２つの領域を統合し、Ｙ軸、および、Ｚ軸方向へ
軸を反転する例を示しているが、４次元入力の場合でも
修正の内容は同じである。まず、領域処理については、
統合した軸に関する修正と、統合しない軸に関する修正
の２つが必要となる。図３の場合は、Ｘ軸方向に２つの
領域を統合しているので、統合した軸に関する修正とし
て、領域Ｘ_h＜Ｘ＜Ｘ_h+1の下位ビットに対し入力の下位
ビット＋１ビット目に０を加え、領域Ｘ_h+1＜Ｘ＜Ｘ_h+2
の下位ビットに対し入力の下位ビット＋１ビット目に１
を加える。この加算にはワイアードオア回路（図５およ
び図６の２０）を用いることができる。

【００３１】次に、Ｙ軸、および、Ｚ軸方向への領域統
合はないので、統合しない軸に関する修正として、Ｘ軸
とオーダーをそろえるために、Ｙ軸、および、Ｚ軸の入
力の下位ビットを乗算器（図４のシフトレジスタ２１）
により２倍する。これにより、Ｘ軸、Ｙ軸、Ｚ軸のオー
ダーがそろうので、図３の部分領域｛１｝〜｛６｝のい
ずれに入るかを判定する回路（図４の８）は、ビット数
は増えるが、統合なしの場合と同じものが使えることに
なる。なお、色補正係数を決める場合に、補間用強度信
号も、これに合わせて１／２にしておく必要があること
は言うまでもない。

【００３２】また、２つの領域の統合だけでなく、いく
つかの軸方向に複数の領域を統合していくことも可能で
ある（その統合処理の実際の回路例は、図５参照）。実
際の回路は、２ⁿの統合のみの場合は、ワイアードオア
とシフトレジスターという簡単な回路の組合せですむが
（図４参照）、３，５，６，７倍の様な、それ以外の統
合を含む場合は、シフトレジスタの代わりに乗算器が必
要となる（図５参照）。図３の場合を考えると、下位ビ
ット＋１目の修正データは、Ｘ軸については０（領域Ｘ
_h＜Ｘ＜Ｘ_h+1）と１（領域Ｘ_h+1＜Ｘ＜Ｘ_h+2）、ＹとＺ
軸については０（領域Ｘ_h＜Ｘ＜Ｘ_h+1）と０（領域Ｘ
_h+1＜Ｘ＜Ｘ_h+2）、オーダーをそろえるための絶対値修
正用データは、Ｘ軸については０（領域Ｘ_h＜Ｘ＜
Ｘ_h+1）と０（領域Ｘ_h+1＜Ｘ＜Ｘ_h+2）、ＹとＺ軸につ
いては１（領域Ｘ_h＜Ｘ＜Ｘ_h+1）と１（領域Ｘ_h+1＜Ｘ
＜Ｘ_h+2）になる。２つだけでなく、３，４，５，６，
７，８等の領域を複数の領域を統合していく場合も、下
位ビット＋１目の修正データやオーダーをそろえるため
の絶対値修正用データのビット数はふえるが、図５
（ｂ）の回路で実現できることは明白である。

【００３３】次に、反転処理は、反転する軸についてＬ
を領域処理後の下位ビット数とすると、２^L+1から、上
記領域処理後の信号を差し引くという演算を実行するこ
とである。これも、２ⁿの統合のみの場合は、インバー
タとインクリメンタという簡単な回路の組合せですむが
（図６の（ａ）参照）、３，５，６，７倍の様な、それ
以外の統合を含む場合は、定数加算器が追加で必要とな
る（図６（ｂ）参照）。図３に例示する統合の場合を考
えると、反転修正用データは、Ｘ軸については０（領域
Ｘ_h＜Ｘ＜Ｘ_h+1）と０（領域Ｘ_h+1＜Ｘ＜Ｘ_h+2）、Ｙと
Ｚ軸については０（領域Ｘ_h＜Ｘ＜Ｘ_h+1）となり、反転
修正用データが０の場合は、インバートとインクリメン
トは実行せず、１の場合は、インバートとインクリメン
トを実行する。また、これの出力は、インクリメンタを
通った後が、補間データ生成手段部分領域判定用の比較
器へ、インクリメンタを通らずにインバータを通っただ
けのものが、補間用乗算器へいくようになっているが、
これは、インクリメンタを通ると１ビット増えてしまう
ため、補間用乗算器へは、なるべく少ないビット数を送
ろうとするためである。これは、すでに述べたが、補間
の基準点が移ることに対応して、上位ビット入力
（ｘ_h，ｙ_h,ｚ_h）に対する基準出力は、上位ビット入力
（ｘ_h，ｙ_h+1,ｚ_h+1）に対応する基準出力と同じにせ
ず、上位ビット入力（ｘ_h，ｙ_h+1−１_,ｚ_h+1−１）に対
応する基準出力と同じにすることによって、実現可能と
なる。また、この反転処理を全ての軸に対して実行する
と、部分分割の方法は全く反転しない場合と同じになる
ので、この反転処理の回路は、入力次元数より１つ少な
くすることができる。

【００３４】これ以降の動作は、前述の先の出願（特願
平３−２９６６５９号，特願平３−２９６６６０号）と
同様である。すなわち、変換されたアドレスは基準デー
タ用色補正メモリ１０２のアドレスとして入力され、対
応する基準データが出力される。

【００３５】他方、修正下位ビットの組は、補間データ
作成手段１０６に入力される。補間データ作成手段１０
６では、修正下位ビットの組に基づいて補間領域選択用
信号が生成され、更に、その補間領域選択用信号に基づ
いて補間用強度信号が生成され、そして、その補間用強
度信と修正下位ビットに基づいて補間データが作成され
る。

【００３６】加算手段１０７においては、基準データ用
色補正手段１０２の出力する前記基準データと補間デー
タ作成手段１０６の出力する補間データが加算され、補
間済みの値が出力される。

【００３７】

【実施例】図４および図７〜図１２に、本発明の実施例
および応用例を示す。これらの図には、１種類の出力に
対する回路構成しか明示していないが、これを複数種類
の出力に拡張することは容易であるので、説明を省略し
た。また、これらの図では、アドレス変換メモリなど複
数種類の出力に拡張する場合に共通で持てる可能性のあ
る部分は共通に使うものとして図示してあるが、分割し
た方がより正確な色変換が期待できる場合とか、ハード
ウェア化する時に複数種類の出力に対応して完全に分離
したい場合等には、各出力に対応して各々独立な回路構
成にすることも可能である。また、出力の数は、３次元
入力の場合は３つ（プラス破線で１つ）、４次元入力の
場合は４つで表しているが、これに限定されることはな
く、いくつでも任意に縮小／拡張が可能である。また、
実施例の図では、説明を容易にする為、入力をＫのコン
トロール，Ｌ＊，ａ＊，ｂ＊各８ビットで、出力をＹ
％，Ｍ％，Ｃ％，（Ｋ％）各８ビットで表しているが、
本発明は、これら入出力の種類とビット数に限定される
ことはなく、如何なる入出力の種類とビット数でも適用
可能である。

【００３８】（第１の実施例）図４に、本発明の第１の
実施例を示す。この第１の実施例は、図１３に示す先願
の発明の装置に本発明を適用した実施例であり、アドレ
ス変換メモリ９、下位ビット修正メモリ１０、領域制御
器１１、反転制御器１２、基準データ用色補正メモリ
１、比較器８、補間用強度信号出力メモリ５、補間用乗
算器６、補間用加算器３より構成されている。アドレス
変換メモリ９は、Ｌ＊ａ＊ｂ＊の上位ビットｘ_h，ｙ_h，
ｚ_hをアドレスとして入力し、変換されたアドレスｃ
（ｘ_h，ｙ_h，ｚ_h)を読み出して出力するルックアップテ
ーブルメモリであり、その働きは、作用の項ですでに説
明した。下位ビット修正データメモリ１０は、Ｌ＊ａ＊
ｂ＊の上位ビットｘ_h，ｙ_h，ｚ_hをアドレスとして入力
し、下位ビット修正用のデータすなわち式３のｅ
_x（ｘ_h，ｙ_h，ｚ_h），ｅ_y（ｘ_h，ｙ_h，ｚ_h），ｅ
_z（ｘ_h，ｙ_h，ｚ_h）を読み出して出力するルックアップ
テーブルメモリである。領域制御器１１と反転制御器１
２は、Ｌ＊ａ＊ｂ＊の下位ビットｘ_l，ｙ_l，ｚ_lと上記
下位ビット修正用のデータｅ_x（ｘ_h，ｙ_h，ｚ_h），ｅ_y
（ｘ_h，ｙ_h，ｚ_h），ｅ_z（ｘ_h，ｙ_h，ｚ_h）を入力し、
修正されたＬ＊ａ＊ｂ＊の下位ビットｄ（ｘ_l，ｅ_x（ｘ
_h，ｙ_h，ｚ_h）），ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），
ｄ（ｚ_l，ｅ_y（ｘ_h，ｙ_h，ｚ_h））を出力する下位ビッ
ト修正演算手段である。

【００３９】図５は、領域制御器１１の構成例を示すも
ので、同図（ａ）は領域の統合が２ⁿ単位でのみ行われ
る場合を、同図（ｂ）は２ⁿ以外の統合を含む場合の回
路を示すものである。同図（ａ）に示す領域制御器は、
統合した方向の軸に関して下位ビットを修正するワイア
ードオア回路２０と、統合しない方向の軸に関して統合
した軸とオーダを合わせるために、上記統合しない方向
の下位ビットを絶対値修正用データｎでｎビットシフト
させることにより２ⁿ乗の乗算を施すシフトレジスタ２
１からなっている。図３に示す例の場合は、Ｘ軸方向に
２つの領域を統合しているので、統合した軸に関する修
正として、領域Ｘ_h＜Ｘ＜Ｘ_h+1の下位ビットに対し入力
の下位ビット＋１ビット目に０を加え、領域Ｘ_h+1＜Ｘ
＜Ｘ_h+2の下位ビットに対し入力の下位ビット＋１ビッ
ト目に１を加える。換言すれば、入力の下位ビットを上
位に１桁増やし、その増やした桁を領域Ｘ_h＜Ｘ＜Ｘ_h+1
では０とし、領域Ｘ_h+1＜Ｘ＜Ｘ_h+2では１とする。図５
（ｂ）に示す領域制御器は、２ⁿ以外の統合を含むの
で、絶対値修正用の演算のために乗算器２２を用いた構
成となっている。

【００４０】図６は、反転制御器１２の構成例を示すも
ので、同図（ａ）は領域の統合が２ ⁿ単位でのみ行われ
る場合を、同図（ｂ）は２ⁿ以外の統合を含む場合の回
路を示すものである。反転処理は、反転する軸について
Ｌを領域処理後の下位ビット数とすると、２^L+1から、
上記領域処理後の信号を差し引くという演算を実行する
ことである。同図（ａ）に示す領域制御器は、２^L+1か
ら、上記領域処理後の信号を差し引くことにより反転処
理を行うインバータ２３と＋１の演算を行うインクリメ
ンタ２４の組合せからなっている。図３に例示する統合
の場合を考えると、反転修正用データは、Ｘ軸について
は０（領域Ｘ_h＜Ｘ＜Ｘ_h+1）と０（領域Ｘ_h+1＜Ｘ＜Ｘ
_h+2）、ＹとＺ軸については１（領域Ｘ_h＜Ｘ＜Ｘ_h+1）
となり、反転修正用データが０の場合は、インバートと
インクリメントは実行せず、１の場合は、インバートと
インクリメントを実行する。また、この出力は、インク
リメンタ２４を通った後が、部分領域判定用の比較器８
₁〜８₃へ、インクリメンタ２４を通らずにインバータ２
３を通っただけのものが、補間用乗算器６₁〜６₃へ行く
ようになっているが、これは、インクリメンタ２４を通
ると１ビット増えてしまうため、補間用乗算器６₁〜６₃
へは、なるべく少ないビット数を送ろうとするためであ
る。これは、すでに述べたが、補間の基準点が移ること
に対応して、基準データ用色補正メモリ１における上位
ビット入力（ｘ_h，ｙ_h,ｚ_h）に対する基準出力は、上位
ビット入力（ｘ_h，ｙ_h+1,ｚ_h+1）に対応する基準出力と
同じにせず、上位ビット入力（ｘ_h，ｙ_h+1−１_,ｚ_h+1−
１）に対応する基準出力と同じにすることによって、実
現可能となる。

【００４１】図６（ｂ）は３，５，６，７倍の様な、そ
れ以外の統合を含むので、同図（ａ）の構成に定数加算
器２５が追加されている。反転制御器１２は、先に述べ
たように、Ｌ＊ａ＊ｂ＊につき全て必要なわけでなく、
そのうちの１つを省略することも可能である。

【００４２】それ以降の、基準データ用色補正メモリ
１、比較器８₁〜８₃、補間用強度信号出力メモリ５₁〜
５₃、補間用乗算器５₁〜５₃、補間用加算器３₁〜３₆に
ついては、基準データ用色補正メモリ１と補間用強度信
号出力メモリ５₁〜５₃の入力として、Ｌ＊ａ＊ｂ＊の上
位ビットの代わりに変換されたアドレスが、比較器の組
と補間用乗算器の入力として、Ｌ＊ａ＊ｂ＊の下位ビッ
トの代わりに修正されたＬ＊ａ＊ｂ＊の下位ビットが入
る点以外は、前記先の出願の発明（特願平３−２９６６
５９号）と同様であって、いくつかの方式が考えられる
が、式１と図１３に対応した、式３に従って説明する。
アドレス変換メモリ９により変換されたアドレスは、基
準データ用色補正メモリ１へアドレスとして入力され、
式３のＸ’（ｃ（ｘ_h，ｙ_h，ｚ_h））に相当する基準デ
ータが基準データ用色補正メモリ１から出力される。

【００４３】また、修正下位ビットの組は、補間領域選
択用の比較器８₁〜８₃の組に入力されて、式３のｂ
_x（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ
_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_y（ｘ_h，ｙ_h，
ｚ_h））），ｂ_y（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ
（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，
ｙ_h，ｚ_h））），ｂ_z（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，
ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，
ｅ_z（ｘ_h，ｙ_h，ｚ_h））），に対応する複数の補間領域
選択用信号が出力される。

【００４４】次に、入力信号の上位ビットの組の変換さ
れたアドレスと上記補間領域選択用信号の一部が、補間
用強度信号出力メモリ５₁〜５₃に入力されて、式３のａ
_x（ｃ（ｘ_h,ｙ_h,ｚ_h）_,ｂ_x（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，
ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，
ｅ_y（ｘ_h，ｙ_h，ｚ_h）））），ａ_y（ｃ（ｘ_h,ｙ_h,ｚ_h）
_,ｂ_y（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ（ｙ_l,ｅ_y
（ｘ_h，ｙ_h，ｚ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，
ｚ_h）））），ａ_z（ｃ（ｘ_h,ｙ_h,ｚ_h）_,ｂ_z（ｄ（ｘ_l，
ｅ_x（ｘ_h，ｙ_h，ｚ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，
ｚ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h）））），に相
当する複数の補間用強度信号が出力される。

【００４５】次に、補間用乗算器６₁〜６₃により、上記
複数の補間用強度出力の各々が入力信号の修正下位ビッ
トの内の１つと乗算されて複数の補間データが出力さ
れ、最後に、補間用加算器３₁〜３₆により上記基準デー
タと複数の補間データが加算されて、最終的に式３の
Ｘ’（ｘ，ｙ，ｚ）に相当する補間済みの値が出力され
る。なお、これは先の出願（特願平３−２９６６５９
号）の中で述べられている通り、比較器の組の代わり
に、補間領域選択用メモリ手段を、補間用強度信号出力
メモリの代わりに、補間用強度出力手段を、補間用強度
信号出力メモリと補間用乗算器の代わりに、補間用強度
選択出力メモリ手段か補間用強度選択出力手段と補間デ
ータ出力メモリ手段を、または複数の補間データ出力メ
モリ手段を用いても差し支えない。その補間領域選択用
メモリ手段は、分割補間領域のいずれに属するかを判定
するため、下位ビットの組みをアドレス信号として入力
し、補間用強度信号の共通性に適合した複数の補間用領
域選択信号を出力するものである。補間用強度出力手段
は、補間対象領域の各１つの格子点を基準として残りの
格子点に対応する差分データを出力する補間用差分信号
出力メモリと、それらの差分データ同士の減算を行い補
間用強度信号を出力する複数の減算器と、その複数の補
間用強度信号出力から、補間用領域選択信号によって、
対応する補間領域の補間用強度信号出力を選択する複数
の選択器により構成されるものである。補間用強度選択
出力メモリ手段は、入力信号の上位ビットの組みと、前
記補間用領域選択信号の一部とをアドレス信号として入
力し、複数の補間の強度の選択信号を出力するものであ
る。補間データ出力メモリ手段は、入力信号の上位ビッ
トの組みをアドレスとして入力し、各補間対象領域の１
つの格子点を基準として残りの複数の格子点に対応する
差分データを出力するメモリ部分と、該差分データの差
分を計算する複数の減算部分と、該差分データ、また
は、該減算結果の中から前記補間用領域選択信号の一部
を用いて適切な複数の補間の強度の出力を選択する部分
と、それら選択された複数の補間の強度の出力を複数の
補間の強度の選択出力に変換する部分からなるものであ
る。

【００４６】（第２の実施例）図７に、本発明の第２の
実施例を示す。第２の実施例は、図１４に示す先の出願
の発明（特願平３−２９６６６０号）と本発明を組合せ
たものであり、その構成要素の種類は、第１の実施例と
同じで、入力が４次元になった分に対応して、構成要素
の数が増えている。アドレス変換メモリ１０は、Ｋコン
トロールとＬ＊ａ＊ｂ＊の上位ビットｘ_h，ｙ_h，ｚ_h，
ｔ_hをアドレスとして入力し、変換されたアドレスｃ
（ｘ_h，ｙ_h，ｚ_h，ｔ_h）を読み出して出力するルックア
ップテーブルメモリである。下位ビット修正データメモ
リ７は、上記ＫコントロールとＬ＊ａ＊ｂ＊の上位ビッ
トｘ_h，ｙ_h，ｚ_h，ｔ_hをアドレスとして入力し、下位ビ
ット修正用のデータｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ
_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_z（ｘ_h，ｙ_h，ｚ_h，
ｔ_h），ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h）を読み出して出力す
るルックアップテーブルメモリである。

【００４７】領域制御器１１と反転制御器１２は、Ｋコ
ントロールとＬ＊ａ＊ｂ＊の下位ビットｘ_l，ｙ_l，
ｚ_l，ｔ_lと上記下位ビット修正用のデータｅ_x（ｘ_h，ｙ
_h，ｚ_h，ｔ_h），ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ
_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h）
を入力し、修正されたＫコントロールとＬ＊ａ＊ｂ＊の
下位ビットｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ
（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ
_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，
ｙ_h，ｚ_h，ｔ_h））を出力する修正演算回路である。領
域制御器１１は、第１の実施例と同じく図５に示す構成
とすることができ、反転制御器１２も第１の実施例と同
じく図６に示す構成とすることができる。反転制御器１
２は、先に述べたように、ＫコントロールとＬ＊ａ＊ｂ
＊につき全て必要なわけでなく、そのうちの１つを省略
することも可能である。

【００４８】それ以降の、基準データ用色補正メモリ
１、比較器８₁〜８₆、補間用強度信号出力メモリ５₁〜
５₄、補間用乗算器６₁〜６₄、および補間用加算器３₁〜
３₇については、基準データ用色補正メモリ１と補間用
強度信号出力メモリ５₁〜５₄の入力として、Ｋコントロ
ールとＬ＊ａ＊ｂ＊の上位ビットの代わりに変換された
アドレスが、比較器８₁〜８₆の組の入力として、Ｋコン
トロールとＬ＊ａ＊ｂ＊の下位ビットの代わりに修正さ
れたＫコントロールとＬ＊ａ＊ｂ＊の下位ビットが入る
点以外は、前記先の出願の発明（特願平３−２９６６６
０号）の中で述べられていることと全く同様である。ア
ドレス変換メモリ９により変換されたアドレスは、基準
データ用色補正メモリ１へアドレスとして入力され、式
４のＸ’（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h））に相当する基準
データが基準データ用色補正メモリ１から出力される。

【００４９】また、修正下位ビットの組は、補間領域選
択用の比較器８₁〜８₆の組に入力されて、式４のｂ
_x（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ
_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，
ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ
_h））），ｂ_y（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））
_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z
（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，
ｚ_h，ｔ_h））），ｂ_z（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，
ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ
（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ
_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））），ｂ_t（ｄ（ｘ_l，ｅ_x（ｘ
_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，
ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ
（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））に対応する複
数の補間領域選択用信号が出力される。

【００５０】次に、入力信号の上位ビットの組の変換さ
れたアドレスと上記補間領域選択用信号の一部が、補間
用強度信号出力メモリ５₁〜５₆に入力されて、式４のａ
_x（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_x（ｄ（ｘ_l，ｅ_x（ｘ
_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，
ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ
（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h）））），
ａ_y（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_y（ｄ
（ｘ_l，ｅ_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ
_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，
ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，
ｔ_h）））），ａ_z（ｃ（ｘ_h，
ｙ_h，ｚ_h，ｔ_h），ｂ_z（ｄ（ｘ_l，ｅ_x（ｘ_h，ｙ_h，
ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），
ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，ｔ_h）），ｄ（ｔ_l，ｅ_t
（ｘ_h，ｙ_h，ｚ_h，ｔ_h）））），
ａ_t（ｃ（ｘ_h，ｙ_h，ｚ_h，ｔ_h），ｂ_t（ｄ（ｘ_l，ｅ
_x（ｘ_h，ｙ_h，ｚ_h，ｔ_h））_,ｄ（ｙ_l,ｅ_y（ｘ_h，ｙ_h，
ｚ_h，ｔ_h）），ｄ（ｚ_l，ｅ_z（ｘ_h，ｙ_h，ｚ_h，
ｔ_h）），ｄ（ｔ_l，ｅ_t（ｘ_h，ｙ_h，ｚ_h，ｔ_h））））
に相当する複数の補間用強度信号が出力される。

【００５１】次に、上記複数の補間用強度出力の各々
が、補間用乗算器６₁〜６₄により、入力信号の修正下位
ビットの内の１つと乗算されて複数の補間データが出力
され、最後に、上記基準データと複数の補間データが加
算されて、最終的に式４のＸ’（ｘ，ｙ，ｚ），Ｘ’
（ｘ，ｙ，ｚ，ｔ）に相当する補間済みの値が出力され
る。なお、これも先の出願の発明（特願平３−２９６６
６０号）の中で述べられている通り、比較器の組の代わ
りに、補間領域選択用メモリ手段を、補間用強度信号出
力メモリの代わりに、補間用強度出力手段を、補間用強
度信号出力メモリと補間用乗算器の代わりに、補間用強
度選択出力メモリ手段か補間用強度選択出力手段と補間
データ出力メモリ手段を用いても差し支えない。

【００５２】（第３の実施例）図８に、本発明の第３の
実施例を示す。第３の実施例は、特開平２−１８７３７
４号公報で述べた補間方法の１つと本発明を組合せたも
のであり、アドレス変換メモリ９、下位ビット修正メモ
リ１０、領域制御器１１、基準データ用色補正メモリ
１、補間用強度選択信号出力メモリ４、補間データ用メ
モリ２、補間用加算器３より構成されている。特開平２
−１８７３７４号公報で述べた補間方法は、入力が３次
元の直交座標の場合は、立方体そのものを補間領域とし
て扱うものなので、先の出願（特願平３−２９６６５９
号や特願平３−２９６６６０号）の発明のなかで使われ
ている部分分割の手法は用いておらず、従って図３に示
したような４５度で領域を分割することは出来ないの
で、反転制御器を使っても意味がないので、省略されて
いる。その代わり、入力信号は全て出力の色再現範囲内
に入っていることが前提となる。

【００５３】アドレス変換メモリ１０は、Ｌ＊ａ＊ｂ＊
の上位ビットをアドレスとして入力し、変換されたアド
レスを読み出して出力するルックアップテーブルメモリ
である。下位ビット修正データメモリ７は、上記変換さ
れたアドレスをアドレスとして入力し、下位ビット修正
用のデータを読み出して出力するルックアップテーブル
メモリである。領域制御器１１は、Ｌ＊ａ＊ｂ＊の下位
ビットと上記下位ビット修正用のデータを入力し、修正
されたＬ＊ａ＊ｂ＊の下位ビットを出力する修正演算回
路である。それ以降の、基準データ用色補正メモリ１、
補間用強度選択信号出力メモリ４、補間データ用メモリ
２₁〜２₃、補間用加算器３₁〜３₄については、基準デー
タ用色補正メモリと補間用強度選択信号出力メモリの入
力として、Ｌ＊ａ＊ｂ＊の上位ビットの代わりに変換さ
れたアドレスが、補間データ用メモリの入力として、Ｌ
＊ａ＊ｂ＊の下位ビットの代わりに修正されたＬ＊ａ＊
ｂ＊の下位ビットが入る点以外は、特開平２−１８７３
７４号公報の中で述べられていることと全く同様なの
で、説明は省略する。

【００５４】以上が、本発明の実施例であるが、実際に
は、Ｌ＊ａ＊ｂ＊のような直交座標系入力に適用した場
合、これだけでは色再現域外側の色の色相がかわってし
まうという問題が発生する。これは、本発明のアイディ
アのみでは、入力の各軸に対して独立の処理しか行えな
いために発生する問題であって、これを解決するにはこ
の他に付加的な回路が必要となる。その付加的な回路の
具体例を、以下の応用例として説明する。

【００５５】（第１の応用例）図９に、本発明の第１の
応用例を示す。第１の応用例は、第１の実施例に、特開
平２−１８７３７４号公報の中で述べられているアイデ
ィアの変形したものを付加したものであり、第１の実施
例に、１次元データ変換メモリ１３₁〜１３₃、最大発生
器１４、最小発生器１５、最大最少生成メモリ１６、下
位ビット生成メモリ１７が加わり、反転制御器が除かれ
た構成になっている。

【００５６】１次元データ変換メモリ１３は、入力であ
るＬ＊ａ＊ｂ＊を各々独立に１次元変換して、変換され
たＬ＊ａ＊ｂ＊を出力する。この変換の目的は、入力の
スケール変換と、出力の色再現範囲外の入力をおおまか
に処理することにある。出力の色再現範囲外の入力をお
おまかに処理する方法としては、出力の色再現範囲内の
色は１：１に再現しておいて、出力の色再現範囲外の色
は色再現範囲の最も外側に再現する、いわゆるクリッピ
ングというやり方とか、出力の色再現範囲外の色を色再
現範囲の内側になめらかに縮退させ、これに伴い、出力
の色再現範囲内の色も縮退させて再現する、いわゆる色
圧縮というやり方等が考えられる。いずれにしても、Ｌ
＊ａ＊ｂ＊を各々独立に１次元変換するのでは、これら
クリッピングや色圧縮が完全に行える訳ではないので、
次に続く回路が必要となる。しかし、１次元データ変換
メモリの利点は、データ量が２次元，３次元メモリなど
に比べると少ないので、簡単に書換えができるというと
ころにあり、入力Ｌ＊ａ＊ｂ＊の空間的な分布を調べて
この１次元データ変換メモリの内容を書換えるとか、あ
らかじめ何種類かの変換を準備しておき、外部からの信
号によってそれを切り替えるとかの処理が容易に実行可
能である。

【００５７】次に、下位ビット生成メモリ１７は、変換
されたａ＊ｂ＊を入力として、ａ＊ｂ＊の下位ビットを
出力する２次元メモリであり、アドレス変換メモリ９の
働きと合わせることにより、ａ＊ｂ＊平面上で、色相を
保ちながら出力の色再現範囲外の入力を完全に出力の色
再現範囲の最も外側におしこめるクリッピングの役割を
はたす。次に、最大最少メモリ１６は、ａ＊ｂ＊を入力
として、各ａ＊ｂ＊値におけるＬ＊の最大値と最少値を
発生する２次元メモリであり、その出力である最少値
が、入力の変換されたＬ＊と共に、最大発生器１４に入
力されて、両者の内の大きいほうが出力される。次に、
その出力と、先のＬ＊の最大値が、最小発生器１５に入
力されて、両者の内の小さいほうが出力される。これ
ら、最大最少生成メモリ１６、最大発生器１４、最小発
生器１５は、Ｌ＊方向に出力の色再現範囲外の入力を完
全に出力の色再現範囲の最も外側におしこめるクリッピ
ングの役割をはたす。このようにして、入力のＬ＊ａ＊
ｂ＊は、完全に出力の色再現範囲内におしこめられる。

【００５８】これ以降の、アドレス変換メモリ９、下位
ビット修正データメモリ１０、領域制御器１１₁〜１
１₃、基準データ用色補正メモリ１、比較器８₁〜８₃、
補間用強度信号出力メモリ５₁〜５₃、補間用乗算器６₁
〜６₃、補間用加算器３₁〜３₆の働きは、第１の実施例
と同じであるので説明は省略するが、入力のＬ＊ａ＊ｂ
＊が完全に出力の色再現範囲内はあるため、反転制御器
は不要となる。なお、ここで述べた応用例は、第２の実
施例や第３の実施例との組合せで実現することも、無論
可能である。

【００５９】（第２の応用例）図１０ａおよび図１０ｂ
に、本発明の第２の応用例を示す。第２の応用例は、第
１の応用例から、最大発生器１４、最小発生器１５、最
大最少メモリ１６を取り除き、先に述べたＴＲＣ（１次
元変換メモリ）１８を追加した構成になっている。第１
の応用例との差は、Ｌ＊方向へのクリッピングを、最大
最少メモリ、最大発生器、最小発生器で行う代わりに、
本発明のアドレス変換メモリ９、下位ビット修正メモリ
１０、領域制御器１１、反転制御器１２で行っている点
である。この為、Ｌ＊方向に対して、入力は完全に出力
の色再現範囲内におしこめられるわけでなく、色再現範
囲をふくむ最も近い平面／線／点の上に変換されるの
で、出力がＹＭＣＫ％の場合、わずかながら１００％を
越える値とか、０％未満の値が含まれることになる。従
って、ＴＲＣ（１次元変換メモリ）１８によって、これ
を０％から１００％の間におしこむことにより、完全に
出力の色再現範囲内にクリッピングすることができる。

【００６０】第１の応用例との比較では、下位ビット修
正メモリ１０のメモリ容量の増加は、最大最少メモリ１
６が不要になっている分に比べると無視できる量なの
で、最大最少メモリの容量、すなわち、８ビット×２入
力で８ビット×２入出力の場合を仮定すると、２¹⁷バイ
ト程のメモリが減少できることになる。画質の面から比
較すると、本応用例は、ＹＭＣＫ％で最後のクリッピン
グを行っているため、色再現範囲外の色の色相を正確に
は保てないという欠点を持つが、実際上、上位ビットの
とりかたによっては、この欠点が問題とならない程度に
小さく押さえ込めることもある。なお、ここで述べた応
用例は、第２の実施例との組合せで実現することも、無
論可能である。

【００６１】（第３の応用例）図１１ａおよび図１１ｂ
に、本発明の第３の応用例を示す。第３の応用例は、第
２の応用例から、下位ビット生成メモリ１７を取り除い
た構成になっており、入力として、Ｌ＊ａ＊ｂ＊の代わ
りに、その極座標変換形であるＬ＊Ｈ＊Ｃ＊が入ってい
る。また、色を任意に変えたい時以外は、色相Ｈ＊に関
しては、入力のスケール変換とか出力の色再現範囲外の
入力をおおまかに処理することとかは不要であるので、
Ｈ＊に関する１次元データ変換メモリも省略した。第２
の応用例との差は、ａ＊ｂ＊面で色相を保ちながら行う
クリッピングも、下位ビット生成メモリを使わずに、本
発明のアドレス変換メモリ９、下位ビット修正メモリ１
０、領域制御器１１、反転制御器１２で行っている点で
ある。これは、入力として、すでに極座標変換形である
Ｌ＊Ｈ＊Ｃ＊が入って来るので、色相を変えずに、出力
の色再現範囲外の色を、色再現範囲を含む最も近い平面
／線／点の上に変換することができる。

【００６２】第２の応用例との比較では、下位ビット生
成メモリ１７の容量、すなわち、８ビット×２入力で４
ビット×２出力の場合を仮定すると、２¹⁶バイト程のメ
モリが減少できることになる。画質の面から比較する
と、ＹＭＣＫ％で最後のクリッピングを行うという点で
は等価であり、極座標のために原点付近の補間領域の大
きさが小さくなるという問題も、領域統合により解決で
きるので、ほぼ等価であると考えられる。なお、ここで
述べた応用例は、第２の実施例との組合せで実現するこ
とも、無論可能である。

【００６３】（第４の応用例）図１２ａおよび図１２ｂ
に、本発明の第４の応用例を示す。第４の応用例は、第
３の応用例を４次元に拡張し、２つの２次元データ変換
メモリ１９を加えた構成になっており、入力は、Ｌ＊Ｈ
＊Ｃ＊ではなくＬ＊ａ＊ｂ＊に再度戻した。第４の応用
例と、第１〜３の応用例との差は、クリッピングの方向
であり、第１〜３の応用例は、まずａ＊ｂ＊面で色相を
保ちながらクリッピングし、次にＬ＊方向にクリッピン
グをするという方法であったが、第４の応用例は、Ｌ＊
ａ＊ｂ＊の中心に向かってクリッピングをするという方
法である点である。２次元データ変換メモリ１９₁は、
ａ＊ｂ＊を入力、Ｈ＊Ｃ＊を出力とする２次元メモリ
で、直交座標ａ＊ｂ＊を極座標Ｈ＊Ｃ＊に変換する働き
をするが、ここで同時にａ＊ｂ＊面で色相を保ちながら
クリッピングを行ってもよい。２つめの２次元データ変
換メモリ１９₂は、Ｌ＊Ｃ＊を入力、Ｈ＊Ｃ＊の角度と
絶対値を出力する２次元メモリで、Ｌ＊Ｃ＊面で、例え
ばＬ＊＝５０、Ｃ＊＝０の点を原点とする極座標に変換
する働きをするが、ここで同時にＬ＊Ｃ＊面でクリッピ
ングを行ってもよい。これらの変換により、入力の直交
座標は球座標に変換されるので、球の中心に向かってク
リッピングをすることが可能となる。

【００６４】第３の応用例との比較では、最初の２次元
データ変換メモリは入力がＬ＊ａ＊ｂ＊にしたために必
要になったもので、第３の応用例でも入力がＬ＊ａ＊ｂ
＊ならば必要になる。従って２つ目の２次元データ変換
メモリの容量、８ビットと７ビット入力で８ビットと７
ビット出力を仮定すると、２¹⁵×１５／８バイト分のメ
モリが増えるが、画質の面からは、異なるクリッピング
の方法が可能となるわけである。なお、ここで述べた応
用例は、実施例１との組合せで実現することも、無論可
能である。

【００６５】

【発明の効果】以上のように、本発明は、複数の入力信
号の各々を上位ビットと下位ビットに分け、上位ビット
の組みから得られる基準データと、上位ビットの組みと
下位ビットから得られる補間データの組みとを演算して
出力信号を得る色信号変換装置において、上位ビットの
組みをアドレスとして入力し、変換されたアドレスを出
力するアドレス変換メモリ手段、および上位ビットの組
みをアドレスとして入力し、下位ビット修正用の演算信
号を出力する修正データメモリ手段とその修正データメ
モリ手段の出力を用いて下位ビットを修正する下位ビッ
ト修正演算手段からなる下位ビット修正手段を有するこ
とにより、特開平２−１８７３７４号公報，特願平３−
２９６６５９号，特願平３−２９６６６０号の特徴を継
続したままで、以下の２つの処理を可能とすることがで
き、それにより色信号変換装置のトータルのメモリ容量
を更に削減することを可能としたものである。（１）出力の色再現範囲外に対応する補間領域を、
削除、または、色再現範囲境界を囲む補間領域と同等の
補間をすることにより、補間領域数を減らす。（２）均等に分割されている入力空間を、色変換の
特性が類似しているような隣接補間領域を統合すること
により、補間領域数を減らす。

【図面の簡単な説明】

【図１】本発明の概略の構成を示すブロック図であ
る。

【図２】本発明における色再現範囲外領域の処理と隣
接補間領域の統合を説明するための図である。

【図３】本発明における隣接補間領域の統合処理と入
力軸の反転処理を説明するための図である。

【図４】本発明の第１の実施例の構成を示す図であ
る。

【図５】本発明における領域制御器の構成例を示す図
であり、同図（ａ）は２ｎの統合のみの場合、同図
（ｂ）はその他の統合を含む場合の構成を示すものであ
る。

【図６】本発明における反転制御器の構成例を示す図
であり、同図（ａ）は２ｎの統合のみの場合、同図
（ｂ）はその他の統合を含む場合の構成を示すものであ
る。

【図７】本発明の第２の実施例の構成を示す図であ
る。

【図８】本発明の第３の実施例の構成を示す図であ
る。

【図９】本発明の第１の応用例の構成を示す図であ
る。

【図１０ａ】本発明の第２の応用例の構成における左
半分を示す図である。

【図１０ｂ】本発明の第２の応用例の構成における右
半分を示す図である。

【図１１ａ】本発明の第３の応用例の構成における左
半分を示す図である。

【図１１ｂ】本発明の第３の応用例の構成における右
半分を示す図である。

【図１２ａ】本発明の第４の応用例の構成における左
半分を示す図である。

【図１２ｂ】本発明の第４の応用例の構成における右
半分を示す図である。

【図１３】本発明で改良の対象とした先の出願（特願
平３−２９６６５９号）の色変換装置の構成を示す図で
ある。

【図１４】本発明で改良の対象とした先の出願（特願
平３−２９６６６０号）の色変換装置の構成を示す図で
ある。

【符号の説明】

１…基準データ用色補正メモリ、２…補間データ用メモ
リ、３…補間用加算器、４…補間用強度選択信号出力メ
モリ、５…補間用強度信号出力メモリ、６…補間用乗算
器、７…補間用領域選択信号出力メモリ、８…比較器、
９…アドレス変換メモリ、１０…下位ビット修正データ
メモリ、１１…領域制御器、１２…反転制御器、１３…
１次元データ変換メモリ、１４…最大発生比較器、１５
…最小発生比較器、１６…最大最小生成メモリ、１７…
下位ビット生成メモリ、１８…ＴＲＣ（１次元データ変
換メモリ）、１９…２次元データ変換メモリ、２０…ワ
イアードオア、２１…シフトレジスター、２３…乗算
器、２４…インバーター、２５…インクリメンター、２
６…定数加算器。

Claims

【特許請求の範囲】

【請求項１】上位ビットの組みをアドレスとして入力
し、変換されたアドレスを出力するアドレス変換手段
と、前記変換されたアドレスを入力したとき、基準データを
出力する基準データ用色補正メモリ手段と、上位ビットの組みをアドレスとして入力し、下位ビット
修正用のデータを出力する修正データメモリ手段と、そ
の修正データメモリ手段の出力を用いて下位ビットを修
正する下位ビット修正演算手段とからなる下位ビット修
正手段と、前記アドレス変換手段の出力する変換アドレスと下位ビ
ット修正手段の出力する修正下位ビットの組みに基づい
て補間データの組を出力する補間データ作成手段と、前記色補正メモリ手段の出力と補間データ作成手段の出
力を加算し、出力信号を得る加算手段とを有することを
特徴とする色信号変換装置。
【請求項２】前記アドレス変換手段が、出力装置の色
再現範囲を囲む平面または超平面より構成される閉立体
または閉超立体の外側の補間領域に対応するアドレス入
力に対してはこの閉立体または閉超立体の表面に変換ア
ドレス出力値を収束させるものであることを特徴とする
請求項１記載の色信号変換装置。
【請求項３】前記アドレス変換手段は、複数の隣接す
る補間領域を統合するため、統合されるこれらの補間領
域の上位ビットアドレス入力に対応する各出力アドレス
が、同一の出力アドレス値となるようにアドレス変換を
行うものであり、前記下位ビット修正手段は、前記補間領域の統合に従っ
て下位ビットの修正をする領域処理を行うものであるこ
とを特徴とする請求項１記載の色信号変換装置。
【請求項４】前記下位ビット修正メモリ手段は、色空
間の座標系における領域統合された領域がアドレスされ
た場合に、その領域統合された方向の座標軸に関する下
位ビットを修正するための下位ビット修正用データと、
残りの座標軸の下位ビットに関して前記統合に伴い必要
となる絶対値を修正する絶対値修正用データとを出力す
るものであり、前記下位ビット修正演算手段は、前記下位ビット修正用
データおよび絶対値修正用データに基づいて、下位ビッ
トの修正を行う領域制御手段を有すること特徴とする請
求項１記載の色信号変換装置。
【請求項５】前記領域制御手段は、下位ビットを入力
し、この入力された下位ビットに前記下位ビット修正用
データを加算するワイアードオア回路と、このワイアー
ドオア回路から出力されたデータと前記絶対値修正用デ
ータとを入力して演算するシフトレジスタまたは乗算回
路とからなることを特徴とする請求項４記載の色信号変
換装置。
【請求項６】前記下位ビット修正メモリ手段は、前記
閉立体または閉超立体の表面に変換アドレス値を収束し
た場合には、必要に応じて座標軸の反転を指示する反転
修正データを出力するものであり、前記下位ビット修正演算手段は、前記反転修正用データ
に基づいて座標軸の反転を制御する反転制御手段を備え
たものであることを特徴とする請求項１記載の色信号変
換装置。
【請求項７】前記反転制御手段は、前記領域制御手段
の出力するデータを反転するインバータと、そのインバ
ータの出力をインクリメントするインクリメンタとを備
えたものであることを特徴とする請求項６記載の色信号
変換装置。