JPH02180060A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH02180060A JPH02180060A JP63335559A JP33555988A JPH02180060A JP H02180060 A JPH02180060 A JP H02180060A JP 63335559 A JP63335559 A JP 63335559A JP 33555988 A JP33555988 A JP 33555988A JP H02180060 A JPH02180060 A JP H02180060A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- semiconductor package
- lead pin
- metal
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract description 3
- 238000003780 insertion Methods 0.000 abstract 1
- 230000037431 insertion Effects 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ 発明の目的
産業上の利用分野
本発明は、半導体パッケージに関し、詳しくは例えはピ
ングツドアレイ（ＰＧＡ）パッケージの基板内に貫通す
る垂直穴にリードピンを固定する方法に関する。
ングツドアレイ（ＰＧＡ）パッケージの基板内に貫通す
る垂直穴にリードピンを固定する方法に関する。
従来の技術
従来使用されている。半導体パッケージリードピン（以
下ピンという）の取付方法を第４図で説明する。
下ピンという）の取付方法を第４図で説明する。
第４図は、一般的なＰＧＡのピン取付後のパッケージの
部分拡大断面図を示す。パッケージ本体のベース基板（
以下基板という）１の凹部に搭載された半導体チップ２
の導通は、ホンデインクワイヤ９．キャップ３との封止
部に設けられた厚膜メタライズ５を経て基板の底面に垂
直に貫通する穴に挿入され押圧された頂部に半田６で固
着したピン４により外部に導出されている。なおベース
基板１とキャップ３はツルターガラス８によって封止さ
れ一体化される。
部分拡大断面図を示す。パッケージ本体のベース基板（
以下基板という）１の凹部に搭載された半導体チップ２
の導通は、ホンデインクワイヤ９．キャップ３との封止
部に設けられた厚膜メタライズ５を経て基板の底面に垂
直に貫通する穴に挿入され押圧された頂部に半田６で固
着したピン４により外部に導出されている。なおベース
基板１とキャップ３はツルターガラス８によって封止さ
れ一体化される。
第５図（ａ）は、従来のピンを基板を貫通ずる垂直穴に
挿入した部分断面図である。その図（ｂ）はピンの頂部
をかしめた状態を示しいている。なお基板の垂直穴に挿
入されたピン４の頂部のかしめ方法として、プレスまた
は打撃による押圧が行われるている。
挿入した部分断面図である。その図（ｂ）はピンの頂部
をかしめた状態を示しいている。なお基板の垂直穴に挿
入されたピン４の頂部のかしめ方法として、プレスまた
は打撃による押圧が行われるている。
従来、パッケージ本体へのピンの材料は、４２アロイ１
コバール等の硬度の高いクロスピンが用いられている。
コバール等の硬度の高いクロスピンが用いられている。
このため、ピンの材質、形状からプレスまたは打撃によ
る基板へのかしめた際、第５図（ｂ）に示すように、ベ
ース基板にクラック１６が入る可能性が高かった。
る基板へのかしめた際、第５図（ｂ）に示すように、ベ
ース基板にクラック１６が入る可能性が高かった。
が ゛ しようとする課題
以上説明したようにピン頂部のかしめ工程のさいベース
基板にクラックを生じさせないように改良した半導体パ
ッケージの製造方法を提供するものである。
基板にクラックを生じさせないように改良した半導体パ
ッケージの製造方法を提供するものである。
口１発明の構成
課題を解決するための手段
本第１発明はリートピンより軟い金属を接合したリード
ピンの頭頂部を押圧して、半導体パッケージ基板に垂直
に貫通する穴に、リードピンを固定することを特徴とす
る半導体パッケージの製造方法である。
ピンの頭頂部を押圧して、半導体パッケージ基板に垂直
に貫通する穴に、リードピンを固定することを特徴とす
る半導体パッケージの製造方法である。
本第２発明は、半導体パッケージ基板に垂直に貫通する
穴に設けるリードピン外周部および該リードピン外周部
延長にリードピンより軟らかい金属をクラッドし、該外
周部延長部分の筒状金属を押圧してリードピンを固定す
ることを特徴とする半導体パッケージの製造方法である
。
穴に設けるリードピン外周部および該リードピン外周部
延長にリードピンより軟らかい金属をクラッドし、該外
周部延長部分の筒状金属を押圧してリードピンを固定す
ることを特徴とする半導体パッケージの製造方法である
。
本第３発明は、筒状または逆円錐状にくり抜き加工され
たリードピンの頭頂部を押圧して半導体パッケージ基板
に垂直に貫通する穴にリードピンを固定することを特徴
とする半導体パッケージの製造方法である。
たリードピンの頭頂部を押圧して半導体パッケージ基板
に垂直に貫通する穴にリードピンを固定することを特徴
とする半導体パッケージの製造方法である。
本第４発明は、前記第１および第２発明のり−ドピンよ
り軟らかい金属が、ヒラカース硬度１５０以下および引
張強度１０ｋｇ／ｍｍ２以上からなることを特徴とする
半導体パッケージの製造方法である。
り軟らかい金属が、ヒラカース硬度１５０以下および引
張強度１０ｋｇ／ｍｍ２以上からなることを特徴とする
半導体パッケージの製造方法である。
火１」引
本発明を実施例に基づき説明する。第１図（ａ＞および
（ｂ）は１本第１発明の例である。ピン４の頂部】０に
ピンの金属より軟らかい金属（以下軟金属という）１例
えば、銀ろうのろう接の状態を示し同図（ｂ）は、ろう
接したピンの頂部をかしめた状態を示す。軟金属の頭部
は、かしめられて横に広がり基板に接合されるのでピン
自体は、潰れず横方向への広がりがない。このため従来
法のようにかしめのさいピン頭部による基板のクラック
の発生がない。
（ｂ）は１本第１発明の例である。ピン４の頂部】０に
ピンの金属より軟らかい金属（以下軟金属という）１例
えば、銀ろうのろう接の状態を示し同図（ｂ）は、ろう
接したピンの頂部をかしめた状態を示す。軟金属の頭部
は、かしめられて横に広がり基板に接合されるのでピン
自体は、潰れず横方向への広がりがない。このため従来
法のようにかしめのさいピン頭部による基板のクラック
の発生がない。
第１図（Ｃ）および（ｄ）は１本第１発明の別の例であ
る。同図（ｃ）は、ピン４がベース基板の貫通穴直下で
基板の垂直穴を貫通する軟金属ピン１１例えば、銅をピ
ン４と銀ろう付け１５により接続し同図（ｄ）は、その
軟金属ピン１１の頂部をかしめた例を示す。
る。同図（ｃ）は、ピン４がベース基板の貫通穴直下で
基板の垂直穴を貫通する軟金属ピン１１例えば、銅をピ
ン４と銀ろう付け１５により接続し同図（ｄ）は、その
軟金属ピン１１の頂部をかしめた例を示す。
第２図（ａ）および（ｂ）は１本第２発明の例である。
同図（ａ）は、ピン４の外周部およびその延長上に軟金
属スリーブ１２をクラッドし、同図（ｂ）はピン頭頂部
上部に突出したその軟金属スリーブ１２部分をかしめた
例を示す。
属スリーブ１２をクラッドし、同図（ｂ）はピン頭頂部
上部に突出したその軟金属スリーブ１２部分をかしめた
例を示す。
第３図（ａ）、 （ｂ）および（ｃ）は１本第３発明の
実施例を示す。同図（ａ）は、ピン４の頭頂部を加工し
て円筒状ピン頭頂部１３にしたもの、同図（ｂ）はピン
４の頭頂部を逆円錐状ピン頭頂部１４にくり抜き加工し
た場合を示す。何れの場合も、この加工部分を同図（Ｃ
）のように基板にかしめて固定した。
実施例を示す。同図（ａ）は、ピン４の頭頂部を加工し
て円筒状ピン頭頂部１３にしたもの、同図（ｂ）はピン
４の頭頂部を逆円錐状ピン頭頂部１４にくり抜き加工し
た場合を示す。何れの場合も、この加工部分を同図（Ｃ
）のように基板にかしめて固定した。
本発明の軟金属材質の例を第１表の実験結果で説明する
。表のｐｂは、実用上、引張強度が弱く不可であった。
。表のｐｂは、実用上、引張強度が弱く不可であった。
本発明の軟金属は、ベースセラミック基板にクラックを
生じることなく、引張強度の好適な金属を検討した結果
、硬度（Ｈｖ）１５０以下、引張強度１０ｋｇ／ｍｍ２
以上を満足する軟金属の適用が良好であった。最も好ま
しい軟金属はＡｇでありそれに続いてに蹴るＮｉ、Ｃｕ
であった。
生じることなく、引張強度の好適な金属を検討した結果
、硬度（Ｈｖ）１５０以下、引張強度１０ｋｇ／ｍｍ２
以上を満足する軟金属の適用が良好であった。最も好ま
しい軟金属はＡｇでありそれに続いてに蹴るＮｉ、Ｃｕ
であった。
（以下余白）
第 １
表
（＊：○利用可
×は利用不可）
以上のように１本発明は、半導体パッケージの基板に接
合するピンの頭頂部またはピン外周部に、軟金属を接合
させ又はピンの頭頂部を加工して、ピンの基板への結合
するかしめの際に発生するクラックを防止するものであ
る。
合するピンの頭頂部またはピン外周部に、軟金属を接合
させ又はピンの頭頂部を加工して、ピンの基板への結合
するかしめの際に発生するクラックを防止するものであ
る。
ハ 発明の効果
以上、詳述したように本発明は、何れも従来の４２合金
、コバール等のリートピンを直接基板にかしめる場合に
比べ、基板にクラックを生じさせることなくその効果は
大なるものがある。
、コバール等のリートピンを直接基板にかしめる場合に
比べ、基板にクラックを生じさせることなくその効果は
大なるものがある。
第１図の（ａ）および（ｂ）は本第１発明の一実施例の
部分断面図である。また、同図の（ｃ）および（ｄ）は
別の一実施例の部分断面図である。 第２図の（ａ）および（ｂ）は本第２発明の一実施例の
部分断面図である。 第３図の（＆）〜（ｃ）は本第３発明の一実施例の部分
断面図である。 第４図は従来のＰＧＡの部分断面図である。 第５図は、従来のリードピンの取付は状態を説明する部
分断面図である。 １、ベースリード基板、 ２半導体チップ。 ３、キャップ、４．リードピン、５厚膜メタライス。 ６、はんな、７．保護ガラス、８．ソルダーカラス。 ９ホンデイングワイヤ、１０．軟金属、１１ 軟金属
ピン、１２．軟金属スリーブ、１３１円筒状ピン頭頂部
、１４．逆円錐状ピン頭頂部、１５、銀ロー１６ ク
ラック部分。
部分断面図である。また、同図の（ｃ）および（ｄ）は
別の一実施例の部分断面図である。 第２図の（ａ）および（ｂ）は本第２発明の一実施例の
部分断面図である。 第３図の（＆）〜（ｃ）は本第３発明の一実施例の部分
断面図である。 第４図は従来のＰＧＡの部分断面図である。 第５図は、従来のリードピンの取付は状態を説明する部
分断面図である。 １、ベースリード基板、 ２半導体チップ。 ３、キャップ、４．リードピン、５厚膜メタライス。 ６、はんな、７．保護ガラス、８．ソルダーカラス。 ９ホンデイングワイヤ、１０．軟金属、１１ 軟金属
ピン、１２．軟金属スリーブ、１３１円筒状ピン頭頂部
、１４．逆円錐状ピン頭頂部、１５、銀ロー１６ ク
ラック部分。
Claims (4)
- （１）リードピンより軟い金属を接合したリードピンの
頭頂部を押圧して、半導体パッケージ基板に垂直に貫通
する穴に、リードピンを固定することを特徴とする半導
体パッケージの製造方法。 - （２）半導体パッケージ基板に垂直に貫通する穴に設け
るリードピン外周部および該リードピン外周部延長にリ
ードピンより軟らかい金属をクラッドし、該外周部延長
部分の筒状金属を押圧してリードピンを固定することを
特徴とする半導体パッケージの製造方法。 - （３）筒状または逆円錐状にくり抜き加工されたリード
ピンの頭頂部を押圧して半導体パッケージ基板に垂直に
貫通する穴にリードピンを固定することを特徴とする半
導体パッケージの製造方法。 - （４）請求項（１）および（２）記載のリードピンより
軟らかい金属が、ビッカース硬度１５０以下および引張
強度１０ｋｇ／ｍｍ＾２以上からなることを特徴とする
半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335559A JPH02180060A (ja) | 1988-12-31 | 1988-12-31 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63335559A JPH02180060A (ja) | 1988-12-31 | 1988-12-31 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02180060A true JPH02180060A (ja) | 1990-07-12 |
Family
ID=18289936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63335559A Pending JPH02180060A (ja) | 1988-12-31 | 1988-12-31 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02180060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170124732A (ko) * | 2016-05-03 | 2017-11-13 | 김판수 | 엘이디 라이트용 방열핀 설치방법 |
| JP2017223149A (ja) * | 2016-06-14 | 2017-12-21 | トヨタ自動車株式会社 | 内燃機関の制御装置 |
-
1988
- 1988-12-31 JP JP63335559A patent/JPH02180060A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170124732A (ko) * | 2016-05-03 | 2017-11-13 | 김판수 | 엘이디 라이트용 방열핀 설치방법 |
| JP2017223149A (ja) * | 2016-06-14 | 2017-12-21 | トヨタ自動車株式会社 | 内燃機関の制御装置 |
| US10428768B2 (en) | 2016-06-14 | 2019-10-01 | Toyota Jidosha Kabushiki Kaisha | Control device of internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3913134B2 (ja) | バンプの形成方法及びバンプ | |
| EP0365919A2 (en) | Method of bonding gold or gold alloy wire to solder | |
| JP2004088005A (ja) | ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法 | |
| JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| CN101192588A (zh) | 引线接合及其形成方法 | |
| JPH02180060A (ja) | 半導体パッケージの製造方法 | |
| JPH0794556A (ja) | ワイヤボンデイング方法 | |
| JP2007073763A (ja) | 半導体装置およびその製造方法 | |
| JPH0150108B2 (ja) | ||
| JP2001217342A (ja) | リードピン付き配線基板及びこれに用いるリードピン | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JPH05326601A (ja) | ワイヤボンディング方法 | |
| JPH0428241A (ja) | 半導体装置の製造方法 | |
| JPH0233960A (ja) | 半導体装置 | |
| JPH05267385A (ja) | ワイヤーボンディング装置 | |
| JPS59177957A (ja) | チツプ実装方法 | |
| JPH088308A (ja) | ボンディング方法及び半導体装置 | |
| JPH07122562A (ja) | バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JP2001068497A (ja) | 半導体素子と回路基板との接続方法 | |
| JPH0529404A (ja) | Ａｌ配線リードのボンデイング用ツール | |
| JPH08236575A (ja) | 半導体装置及びその製造方法 | |
| JP2846095B2 (ja) | 半導体装置の製造方法 |