JPH0216689A - 光学式文字認識装置 - Google Patents
光学式文字認識装置Info
- Publication number
- JPH0216689A JPH0216689A JP63168354A JP16835488A JPH0216689A JP H0216689 A JPH0216689 A JP H0216689A JP 63168354 A JP63168354 A JP 63168354A JP 16835488 A JP16835488 A JP 16835488A JP H0216689 A JPH0216689 A JP H0216689A
- Authority
- JP
- Japan
- Prior art keywords
- page buffer
- data
- image data
- parallel
- dma controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims 2
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000012015 optical character recognition Methods 0.000 description 4
- KUGRPPRAQNPSQD-UHFFFAOYSA-N OOOOO Chemical compound OOOOO KUGRPPRAQNPSQD-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパターン処理に関し、特に光学文字認識装置に
関する。
関する。
従来の光学文字認識装置の構成を示すブロック図を第2
図に示す。
図に示す。
従来の方式ではページバッファ4のアドレスとしてスキ
ャナ部1がら送られてくる帳票のイメージ信号をスライ
ス部2で2値化した後、シリアルパラレル変換部3から
バッファ8とデータバス10とを通して順次ページバッ
ファ4へ書き込むためにアドレス生成を行な・うアドレ
スカウンタ23とそのクロックを発生させるクロック生
成部22とを必要とすると共に、イメージデータ格納後
CPU6によるイメージ処理を行ない文字認識を実施す
るために、CPU6のアドレスバス11によるアクセス
も可能とする必要があり、この2種類のアドレスライン
によるページバッファ4のアクセス(すなわちCPU6
によるアドレスバス11を通して行うアクセスとアドレ
スカウンタ23からのアクセス)を可能とするために、
上述の2種類のアドレスからいずれが一方を選択するセ
レクタ24とそのセレクタ24を制御するアドレス制御
部25とを設ける必要があった。
ャナ部1がら送られてくる帳票のイメージ信号をスライ
ス部2で2値化した後、シリアルパラレル変換部3から
バッファ8とデータバス10とを通して順次ページバッ
ファ4へ書き込むためにアドレス生成を行な・うアドレ
スカウンタ23とそのクロックを発生させるクロック生
成部22とを必要とすると共に、イメージデータ格納後
CPU6によるイメージ処理を行ない文字認識を実施す
るために、CPU6のアドレスバス11によるアクセス
も可能とする必要があり、この2種類のアドレスライン
によるページバッファ4のアクセス(すなわちCPU6
によるアドレスバス11を通して行うアクセスとアドレ
スカウンタ23からのアクセス)を可能とするために、
上述の2種類のアドレスからいずれが一方を選択するセ
レクタ24とそのセレクタ24を制御するアドレス制御
部25とを設ける必要があった。
上述した従来の光学式文字認識装置では、ページバッフ
ァのアドレス生成部として特別なロジックを組む必要が
あるので、ハードウェアの規模が大きくなるという欠点
がある。
ァのアドレス生成部として特別なロジックを組む必要が
あるので、ハードウェアの規模が大きくなるという欠点
がある。
本発明では、上述した問題点を解決するために特別なペ
ージバッファのアドレス生成部は用いず、DMAコント
ローラ゛を利用してイメージデータを順次DMA転送す
ることでページバッファへ書込む方式を採用したもので
ある。
ージバッファのアドレス生成部は用いず、DMAコント
ローラ゛を利用してイメージデータを順次DMA転送す
ることでページバッファへ書込む方式を採用したもので
ある。
すなわち本発明の光学式文字認識装置は、文字認識装置
において、帳票上の文字データを取り込むスキャナ部と
、スキャナ部からの多値データを2値化するスライス部
と、2値データを16ビット分まとめてパラレルで出力
するシリアルパラレル変換部と、イメージデータを格納
するページバッファと、パラレル変換されたデータをペ
ージバッファへ書込むDMAコントローラと、DMA転
送中の上位バイトを出力する上位バイトレジスタとを備
えて構成される。
において、帳票上の文字データを取り込むスキャナ部と
、スキャナ部からの多値データを2値化するスライス部
と、2値データを16ビット分まとめてパラレルで出力
するシリアルパラレル変換部と、イメージデータを格納
するページバッファと、パラレル変換されたデータをペ
ージバッファへ書込むDMAコントローラと、DMA転
送中の上位バイトを出力する上位バイトレジスタとを備
えて構成される。
次に本発明について図面を参照して説明する。
第1図は本発明のブロック図である。
スキャナ部1からの帳票イメージ信号は6bit/メツ
シユでスライス部へ順次送られる。スライス部2はこの
信号を1 bit /メツシュに2値化してシリアルパ
ラレル変換部3へ出力する。シリアルパラレル変換部3
は、2値化された入力信号が16メツシユ分(16bi
t)たまった時点でDMAコントローラ5に対しDMA
リクエストを発生する。DMAコントローラ5はこれを
受けてCPU6に対しデータバス10とアドレスバス1
1との使用権を要求し、使用権を得るとバッファ8をイ
ネーブルにして16メツシユ分のイメージデータをデー
タバス10へ出力する。また、データを書込むページバ
ッファ4のアドレスは下位16bitをDMAコントロ
ーラ5が出力し、上位8bitは上位アドレスカウンタ
7が出力するようにバツア9をイネーブルの状態にする
。なお、上位アドレスカウンタ7とバッファ9と上位ア
ドレスカランタフのためのクロックを出力するクロッ・
り生成部12とが、上位バイトレジスタ12を構成して
いる。
シユでスライス部へ順次送られる。スライス部2はこの
信号を1 bit /メツシュに2値化してシリアルパ
ラレル変換部3へ出力する。シリアルパラレル変換部3
は、2値化された入力信号が16メツシユ分(16bi
t)たまった時点でDMAコントローラ5に対しDMA
リクエストを発生する。DMAコントローラ5はこれを
受けてCPU6に対しデータバス10とアドレスバス1
1との使用権を要求し、使用権を得るとバッファ8をイ
ネーブルにして16メツシユ分のイメージデータをデー
タバス10へ出力する。また、データを書込むページバ
ッファ4のアドレスは下位16bitをDMAコントロ
ーラ5が出力し、上位8bitは上位アドレスカウンタ
7が出力するようにバツア9をイネーブルの状態にする
。なお、上位アドレスカウンタ7とバッファ9と上位ア
ドレスカランタフのためのクロックを出力するクロッ・
り生成部12とが、上位バイトレジスタ12を構成して
いる。
このとき上位アドレスカランタフには、データを書込む
ページバッファ4の上位8bitを初期値としてあらか
じめセットしておく。またクロックにはアドレスバス1
1の信号のうちDMAコントローラ5が出力するアドレ
スの最上位ビットの立ち下がりを使用する。このような
構成にすることでDMAコントローラが連続して転送で
きるアドレス空間が0000)1 (添字□は16進
数を示す)からFFFF、まで(アドレスは16bit
)の64 k bitに制限されていても、DMAコン
トローラ5のオートイニシャライズ機能を使うことによ
り、DMAコントローラ5が連続して転送できるアドレ
ス空間をOOOOO’OH〜FFFFFFo (アド
レスは24bit)に拡張することが可能となる。
ページバッファ4の上位8bitを初期値としてあらか
じめセットしておく。またクロックにはアドレスバス1
1の信号のうちDMAコントローラ5が出力するアドレ
スの最上位ビットの立ち下がりを使用する。このような
構成にすることでDMAコントローラが連続して転送で
きるアドレス空間が0000)1 (添字□は16進
数を示す)からFFFF、まで(アドレスは16bit
)の64 k bitに制限されていても、DMAコン
トローラ5のオートイニシャライズ機能を使うことによ
り、DMAコントローラ5が連続して転送できるアドレ
ス空間をOOOOO’OH〜FFFFFFo (アド
レスは24bit)に拡張することが可能となる。
これにより、スキャナ部から送られてくる多量のイメー
ジデータをDMAコントローラを使用して高速にページ
バッファ4へ書き込むことができるので、多量のイメー
ジデータを取扱う文字認識の処理において、入力部によ
る文字認識処理の制限が解消される。
ジデータをDMAコントローラを使用して高速にページ
バッファ4へ書き込むことができるので、多量のイメー
ジデータを取扱う文字認識の処理において、入力部によ
る文字認識処理の制限が解消される。
以上説明したように本発明は、スキャナ部から送られて
くる大量のイメージデータをDMAコントローラの1チ
ヤンネルを利用してページバッファへ書き込むことがで
きるため、従来のようにページバッファのアドレス生成
部をハードウェアで特別にロジックで組む必要がなくハ
ードウェア量を大幅に削減することができ、イメージデ
ータを取り込んだ後はCPUはページバッファを汎用メ
モリとして自由にアクセスすることが可能となる。また
本実施例では上位アドレスカウンタを8bitとしたた
め、DMAの連続転送が可能なアドレス空間が0OOO
OOo〜FFFFFFnとなっているが、ビット数を増
やすことによりアドレス空間も自由に増やすことが可能
であることも本発明の主旨とするところである。
くる大量のイメージデータをDMAコントローラの1チ
ヤンネルを利用してページバッファへ書き込むことがで
きるため、従来のようにページバッファのアドレス生成
部をハードウェアで特別にロジックで組む必要がなくハ
ードウェア量を大幅に削減することができ、イメージデ
ータを取り込んだ後はCPUはページバッファを汎用メ
モリとして自由にアクセスすることが可能となる。また
本実施例では上位アドレスカウンタを8bitとしたた
め、DMAの連続転送が可能なアドレス空間が0OOO
OOo〜FFFFFFnとなっているが、ビット数を増
やすことによりアドレス空間も自由に増やすことが可能
であることも本発明の主旨とするところである。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例による構成を示すブロック図。 1・・・スキャナ部、2・・・スライス部、3・・・シ
リアルパラレル変換部、4・・・ページバッファ、5・
・・DMAコントローラ、6・・・CPU、7・・・上
位アドレスカウンタ、8・9・・・バッファ、10・・
・データバス、11・・・アドレスバス、12・・・上
位アドレスカウンタクロック生成部。
2図は従来例による構成を示すブロック図。 1・・・スキャナ部、2・・・スライス部、3・・・シ
リアルパラレル変換部、4・・・ページバッファ、5・
・・DMAコントローラ、6・・・CPU、7・・・上
位アドレスカウンタ、8・9・・・バッファ、10・・
・データバス、11・・・アドレスバス、12・・・上
位アドレスカウンタクロック生成部。
Claims (1)
- 文字認識装置において、帳票上の文字データを取り込
むスキャナ部と、スキャナ部からの多値データを2値化
するスライス部と、2値データを16ビット分まとめて
パラレルで出力するシリアルパラレル変換部と、イメー
ジデータを格納するページバッファと、パラレル変換さ
れたデータをページバッファへ書込むDMAコントロー
ラと、DMA転送中の上位バイトを出力する上位バイト
レジスタとを備えて成ることを特徴とする光学式文字認
識装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168354A JPH0216689A (ja) | 1988-07-05 | 1988-07-05 | 光学式文字認識装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63168354A JPH0216689A (ja) | 1988-07-05 | 1988-07-05 | 光学式文字認識装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0216689A true JPH0216689A (ja) | 1990-01-19 |
Family
ID=15866518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63168354A Pending JPH0216689A (ja) | 1988-07-05 | 1988-07-05 | 光学式文字認識装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0216689A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6218759B2 (ja) * | 1977-09-24 | 1987-04-24 | Borujitsuhi Gmbh | |
JPS62263560A (ja) * | 1986-05-09 | 1987-11-16 | Pfu Ltd | デ−タ転送方式 |
JPS635767B2 (ja) * | 1982-11-26 | 1988-02-05 | Fujitsu Ltd | |
JPS63116282A (ja) * | 1986-11-05 | 1988-05-20 | Hitachi Ltd | 画像入力付きocr |
-
1988
- 1988-07-05 JP JP63168354A patent/JPH0216689A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6218759B2 (ja) * | 1977-09-24 | 1987-04-24 | Borujitsuhi Gmbh | |
JPS635767B2 (ja) * | 1982-11-26 | 1988-02-05 | Fujitsu Ltd | |
JPS62263560A (ja) * | 1986-05-09 | 1987-11-16 | Pfu Ltd | デ−タ転送方式 |
JPS63116282A (ja) * | 1986-11-05 | 1988-05-20 | Hitachi Ltd | 画像入力付きocr |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5810236A (ja) | インタ−フエイス回路 | |
JPH0137788B2 (ja) | ||
KR850004673A (ko) | 디지탈 콤퓨터 시스템 | |
JPH0216689A (ja) | 光学式文字認識装置 | |
JPH0535442A (ja) | 画像データ変換回路 | |
JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JPS6194166A (ja) | ダイレクトメモリアクセスにおけるアドレス変換回路 | |
JPH04360425A (ja) | 半導体記憶装置 | |
JP3557895B2 (ja) | メモリクリア装置 | |
JPH08197788A (ja) | プリンタ制御装置の画像データ読出し回路 | |
JPH03209544A (ja) | メモリ制御回路 | |
JPS6015687A (ja) | 表示装置 | |
JPH05313995A (ja) | メモリ制御方式 | |
JPH04178891A (ja) | 文字認識装置 | |
JPS60114926A (ja) | 二次元座標データの変換装置 | |
JPH04138747A (ja) | 受信データの記憶制御装置 | |
JPH04242466A (ja) | バースト転送方法及び同方法による半導体装置のインタフェース | |
JPS59172881A (ja) | 画像情報処理方式 | |
JPS63113646A (ja) | メモリ制御方式 | |
JPH02247693A (ja) | テキスト・イメージ・オーバレイ装置 | |
JPS603673B2 (ja) | 文字読取装置 | |
JPS62226245A (ja) | メモリ制御方式 | |
JPH07281997A (ja) | データ転送システム | |
JPH02306725A (ja) | コード変換方法及びその装置 |