JPH0137788B2 - - Google Patents

Info

Publication number
JPH0137788B2
JPH0137788B2 JP6368484A JP6368484A JPH0137788B2 JP H0137788 B2 JPH0137788 B2 JP H0137788B2 JP 6368484 A JP6368484 A JP 6368484A JP 6368484 A JP6368484 A JP 6368484A JP H0137788 B2 JPH0137788 B2 JP H0137788B2
Authority
JP
Japan
Prior art keywords
data
memory
connected component
pixel
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6368484A
Other languages
English (en)
Other versions
JPS60207971A (ja
Inventor
Yukio Urushibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59063684A priority Critical patent/JPS60207971A/ja
Priority to US06/716,459 priority patent/US4624013A/en
Publication of JPS60207971A publication Critical patent/JPS60207971A/ja
Publication of JPH0137788B2 publication Critical patent/JPH0137788B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06VIMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00Arrangements for image or video recognition or understanding
    • G06V10/40Extraction of image or video features
    • G06V10/44Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
    • G06V10/457Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components by analysing connectivity, e.g. edge linking, connected component analysis or slices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Image Analysis (AREA)
  • Medical Treatment And Welfare Office Work (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、図形処理装置に係り、2次元画像
メモリ内に格納された“1”、“0”の値を持つ2
値図形において、“1”の値を持つ画素の連結の
具合を調べて順に番号(ラベル)付けを行なつて
出力画像とする連結成分抽出回路に関する。
[発明の技術的背景とその問題点] 図形処理においては図形の特定の部分の性質を
調べるという要求がしばしば起る。例えば医学図
形でいくつかの細胞が含まれている画像があつた
とき、特定の1個の細胞画像の性質を調べるとい
う要求がある。このとき第1図に示すように、画
面中の細胞に対応する領域毎に順に番号(ラベ
ル)付けされていれば、番号を指定するだけでそ
れに対応する細胞の領域を抽出することができ
る。
従来、この種の処理に好適する回路として、例
えば、特公昭57−6620号公報に記載されているよ
うに、「2値図形が格納された2次元画像メモリ
と、上記画像メモリから順次画素データを読出
し、上記2値図形の連結成分を抽出し、抽出され
た連結成分に対して予め定められた順序で番号を
割当てる連結成分検出部と、上記2値図形と同じ
大きさを持つ2次元の多値メモリと、上記連結成
分検出部で画素データ毎に割当てられた番号をそ
の画素位置に対応する上記多値メモリの番地に格
納する手段と、上記連結成分検出部で異なる番号
が割当てられた連結成分が同一の連結成分である
場合にこれら2つの番号が同一の連結成分である
ことを指示するテーブルモメモリとを備えた連結
成分抽出回路」などが知られている。この種の連
結成分抽出回路では、図形が複雑な場合には、同
一連結成分でも画素により異なる番号が割付けら
れることがある。この場合、同一連結成分の構成
画素に同一の番号が割付けられるようにするため
のデータ変換が必要であり、そのためにはテーブ
ルメモリの書換えを行なう必要がある。このテー
ブルメモリの書換えは一般に図形が複雑であるほ
ど煩雑となり、この間、次の画素の処理には移れ
ないため処理速度が低下する欠点があつた。ま
た、連結成分検出が一定の速度で行なえないこと
からデータ転送のためにハンドシエーク等が必要
となるため一層処理速度が低下する。
[発明の目的] この発明は上記事情に鑑みてなされたものでそ
の目的は、連結成分検出と、テーブルメモリの書
換えとが並列に行なえ、且つ連結成分検出が一定
の速度で行なえる連結成分抽出回路を提供するこ
とにある。
[発明の概要] この発明では、2値図形が格納された2次元画
像メモリと、上記画像メモリから順次画素データ
を読出し、上記2値図形の連結成分を抽出し、抽
出された連結成分に対して予め定められた順序で
番号を割当てる連結成分検出部と、上記2値図形
と同じ大きさを持つ2次元の多値メモリと、上記
連結成分検出部で画素データ毎に割当てられた番
号をその画素位置に対応する上記多値メモリの番
号に格納する手段と、上記連結成分検出部で異な
る番号が割当てられた連結成分が同一の連結成分
である場合にこれら2つの番号が同一の連結成分
であることを指示するテーブルメモリとを備えた
連結成分抽出回路が提供されている。
この連結成分抽出回路には、上記2つの番号の
情報対を順次格納し、出力可状態においてその時
点で最も古い情報対を出力するFIFOメモリが更
に設けられている。読出し/書込み手段は、
FIFOメモリから出力された上記情報対の一方ま
たはテーブルメモリからの読出し出力情報で示さ
れるテーブルメモリのその番号の記憶情報を読出
し、且つ読出し後のその番地に上記情報対の他方
を書込む。この読出し/書込み手段によつてテー
ブルメモリから読出された情報は、比較手段によ
り当該情報の格納先番地と比較され、一致/不一
致が検出される。上記読出し/書込み手段の動作
は、比較手段によつて一致が検出されるまで繰返
される。比較手段によつて一致が検出されると次
の処理(テーブルメモリ書換え処理)が可能とな
り、FIFOメモリから次の情報対が出力される。
[発明の実施例] 以下、この発明の一実施例を図面を参照して説
明する。第2図はこの発明が適用される図形処理
装置の全体構成を示し、第3図は第2図に示す連
結成分抽出回路15の内部構成を示す。第2図に
おいて、11は装置全体を制御するCPUである。
CPU11には、2値図形が格納される入力画像
メモリ(原画メモリ)12、ワークメモリ13、
出力画像メモリ14、および連結成分抽出回路1
5が制御バス16を介して接続されている。入力
画像メモリ12、ワークメモリ13、および連結
成分抽出回路15は画像データバス17(8ビツ
ト)を介して相互接続されている。またワークメ
モリ13、出力画像メモリ14、および連結成分
抽出回路15は画像データバス18(8ビツト)
を介して相互接続されている。メモリ12〜14
は例えば512×512画素(1画素8ビツト)の容量
を有する。但し、ここでは第4図a〜cに示すよ
うに便宜上8×8画素のメモリ12〜14である
ものとして説明する。なお、第4図aはラベル付
け対象入力画像の一例、第4図bは第4図aに示
す画像に対するラベル付け処理後の画像、第4図
cはデータ変換後の出力画像を示す。ところで、
メモリ12については、1画素1ビツトでもよ
い。
ラベル付け処理においては、第2図に示す
CPU11の指示により、入力画像メモリ12か
ら画素が一定速度で読出される。この画素読出し
は、第4図aにおいて画素の位置を(x、y)と
すると(0、0)、(1、0)、…(7、0)、(0、
1)、(1、1)…(7、1)、(0、2)、(1、
2)…(7、7)の順となる。メモリ12から読
出された画素データは画素データバス17を介し
て第3図の連結成分抽出回路15に導かれ、当該
回路15内の入力レジスタ(以下、単にレジスタ
と称する)21にラツチされる。レジスタ21に
ラツチされた(入力画像メモリ12からの読出
し)画素データは、信号線22を介して連結成分
検出部23に導かれる。この連結成分検出部23
は3×2のマスク構成(A、B、C、D、S、
E)となつており、このEに信号線22からの画
素データがセツトされる。周知のように、連結成
分検出部23のA、B、C、D、Sの内容は、E
の内容が画素位置(x+1、y)の画素データで
ある場合、(x−1、y−1)、(x、y−1)、
(x+1、y−1)、(x−1、y)、(x、y)の
画素データとなつている。この状態を第5図に示
す。
連結成分検出部23のA〜Eの各画素データは
図示せぬ信号線群を介して制御部24に導かれ
る。制御部24は、これらA〜Eの画素データを
調べ、連結成分の判定の対象となるSの画素に対
するラベル付けを行なう。このラベル付けの基本
動作を、上、下、左、または右の少なくともいず
れか一方に連結している成分を検出する、いわゆ
る4連結検出方式を例にとつて説明する。まず、
第6図aに示すようにSのラベル付け対象データ
が“0”の場合、制御部24は制御部24内のセ
レクタ25を制御し、当該ラベル付け対象データ
(Sの画素)を出力画素(ラベル付けされた画素)
として信号線26上に選択出力せしめる。また、
第6図bに示すようにSの画素が“1”で、A、
B、C、Dの各画素が“0”の場合、制御部24
は当該制御部24のラベルカウンタ(以下、単に
カウンタと称する)27のカウント値をSの画素
のラベルとしてセレクタ25から信号線26上に
選択出力せしめる。このカウンタ27は、出力画
素として選択されるごとに+1される。なお、カ
ウンタ27の初期値は、ラベル付けされていない
データと区別するために“2”となつている。ま
た、第6図cに示すように、Sの画素が“1”
で、Bの画素が“0”でない(具体的には“2”
以上の)場合には、Bの画素が選択される。この
ときDの画素が“0”でなければ、原理的にはD
を選択してもよい。また、第6図dに示すよう
に、Sの画素が“1”、Bの画素が“0”、そして
Dの画素が“0”でない場合には、Dの画素が選
択される。このとき第6図eに示すようにC、E
の各画素が“0”でなければ、制御部24は、連
結された図形でありながら異なるラベルを割当て
たものと判断する。そして制御部24は、後述す
るテーブルメモリ28の書換えを可能とするため
に、信号線26上の出力画素(Dの画素)をレジ
スタ29にセツトし、Cの画素を信号線30経由
でレジスタ31にセツトする。なお、第6図a〜
eにおいて、記号Xは“0”あるいは“1”以上
の値のいずれでもよいことを示す。
制御部24の制御によつて信号線26上に出力
された出力画素は、上記したレジスタ29のほか
に、連結成分検出部26のD、セレクタ32、お
よび画素バツフア33に導かれる。この画像バツ
フア33は信号線26上の出力画素、即ちラベル
付けされた画素データを1ライン分記憶するの
で、メモリ12〜14のx方向と同じ長さを持つ
シフトバツフア構造となつている。また、セレク
タ32は、信号線26上のデータ、またはテーブ
ルメモリ28のデータライン34上のデータのい
ずれか一方を選択出力するものである。このセレ
クタ32は、ラベル付け処理の場合、CPU11
の指示により信号線26上のデータを選択するよ
うになつている。セレクタ32からの選択出力デ
ータは信号線35経由で出力レジスタ(以下、単
にレジスタと称する)36に導かれる。画像バツ
フア33および連結成分検出部23では、画像デ
ータバス17からの画素データの入力周期に同期
して(即ち入力画像メモリ12からの画素読出し
周期に同期て)1画素シフトが行なわれる。この
結果、連結成分検出部23において、Bの内容は
Aに、Cの内容はBに、Eの内容はSにそれぞれ
セツトされる。また、Dには、信号線26上のデ
ータ、即ちSの内容のラベル付け後のデータ(出
力画素データ)がセツトされる。これと同時に、
Eにはレジスタ21から信号線22経由で供給さ
れる新たな画素データがセツトされ、Cには画像
バツフア33からのデータがセツトされる。ま
た、画像バツフア33の最終位置には信号線26
上のデータがセツトされる。これにより、ラベル
付け処理が可能となる。一方、セレクタ32から
の選択出力データ(即ち信号線26上のデータ)
は、上記した1画素シフトのタイミングでレジス
タ36にラツチされる。レジスタ36にラツチさ
れたデータ(出力画素データ)は、画像データ1
8を介してワークメモリ13に転送され、当該メ
モリ13の対応する位置、例えば第5図の場合で
あれば(x、y)の位置に書込まれる。
以上のラベル付け処理が繰返されることによ
り、第4図aに示されている2値図形は、第4図
bに示される多値図形に変換される。
次に、この発明の要旨に直接関係する、テーブ
ルメモリ書換え処理について説明する。今、連結
成分検出部23のEに、第4図aに示す2値図形
における画素位置(5、2)の画素データ“1”
がセツトされたものとする。この場合、連結成分
検出部23のA〜Eの内容は第7図aに示すよう
になる。第7図aの状態は、第6図eのタイプに
属する。この場合、制御部26は出力画素として
Dの画素データ(この例では“3”)を選択し、
信号線26経由でレジスタ29にセツトせしめ
る。また、このDのデータは、同じD、画像バツ
フア33の最終位置、およびレジスタ36に、レ
ジスタ29へのセツトタイミングと同じタイミン
グでセツトされる。また、制御部24は、レジス
タ29へのセツトタイミングと同じタイミング
で、連結成分検出部23のCの画素データ(この
例では“2”)を信号線30経由でレジスタ31
にセツトせしめる。レジスタ29,31にセツト
されたデータ(D、Cの各内容)は、信号線3
7,38経由でFIFO(フアースト・イン・フアー
スト・アウト)メモリ39に導かれ、次の画素が
処理されるまでに(即ち次のラベル付け処理サイ
クルの間に)当該メモリ39に書込まれる。
FIFOメモリ39は、テーブルメモリ28に対
する書換え処理が行なわれていない場合に出力可
状態となる。FIFOメモリ39が出力可状態にな
ると、その格納データのうち、その時点で最も古
いデータが当該メモリ39から読出される。した
がつて、この例のようにFIFOメモリ39に最初
のデータが書込まれた場合には、当該データは直
ちに読出される。メモリ39からの読出しデータ
のうちDの内容に相当するデータは信号線40経
由でセレクタ41に導かれる。セレクタ41は、
メモリ39からのデータ読出し時には、制御部2
4の指示により信号線40上のデータを選択する
ようになつている。しかして信号線40上のデー
タ、即ちDの内容に相当するデータはセレクタ4
1により選択される。セレクタ41からの選択出
力データは信号線42経由でレジスタ43に導か
れ、当該レジスタ43にセツトされる。、一方、
メモリ39からの読出しデータのうちCの内容に
相当するデータは信号線44経由でレジスタ45
に導かれ、当該レジスタ45にセツトされる。
レジスタ43からの出力データは信号線46経
由でセレクタ47に導かれる。セレクタ47は、
ラベル付け処理の期間中、CPU11の指示によ
り信号線46上のデータを選択するようになつて
いる。このため、信号線46上のデータ、即ちD
の内容に相当するデータはセレクタ47により選
択され、アドレスライン48経由でテーブルメモ
リ28に導かれる。しかしてテーブルメモリ28
がリードアクセスされ、アドレスライン48上の
データの示すその番地の記憶データがデータライ
ン34に読出される。この実施例では、テーブル
メモリ28には初期値として各番地にその番地と
等しいデータが書込まれている。したがつてDに
相当する内容が“3”であるこの例では、“3”
が読出される。テーブルメモリ28からの読出し
データ“3”はデータライン34経由でレジスタ
49に導かれ、当該レジスタ49にセツトされ
る。ここで、テーブルメモリ28はライトアクセ
スモードとなる。このモードでは、レジスタ45
の内容がデータライン34経由でテーブルメモリ
28に導かれ、上記データが読出されたその番地
に書込まれる。したがつて、レジスタ43,45
の内容が“3”、“2”であるこの例では、テーブ
ルメモリ28の3番地の内容が、第7図bに示す
ように“3”から“2”に書換えられる。この3
番地の値“2”は、ラベル値“3”の画素がラベ
ル値“2”の画素と連結しており、ラベル値
“2”への変換が必要であることを示す。
レジスタ49の内容は、信号線50を介してセ
レクタ41および比較器51に導かれる。この比
較器51には、信号線46経由でレジスタ43か
らの出力データも導かれる。比較器51はこれら
両データ、即ちテーブルメモリ28からの読出し
データと、その番地とを比較し、一致/不一致を
検出する。読出しデータが“3”、その番地が
“3”であるこの例では、一致が検出される。比
較器51の検出結果は信号線52経由で制御部2
4に通知される。制御部24は、この例のように
一致が検出された場合、1画素についてのテーブ
ルメモリ書換え処理が終了したものと判断し、
FIFOメモリ39に対し次のデータの出力許可を
与える。したがつて、FIFOメモリ39に未処理
データが残つていれば、その中で最も古いデータ
がFIFOメモリ39から出力され、このデータを
用いたテーブルメモリ書換え処理が行なわれる。
これに対し、不一致が検出された場合、制御部2
4の指示によりセレクタ41が切替えられ、今度
は信号線50上のデータがレジスタ43にセツト
される。そして上記した一連の動作が、比較器5
1で一致が検出されるまで繰返される。
一方、連結成分検出部23側においては、上記
したテーブル書換え処理とは無関係に一定の速度
でラベル付け処理が行なわれる。このラベル付け
処理において第6図eのタイプが検出されると、
信号線26,30上の各データ(D、Cの各画素
データ)がその都度FIFOメモリ39に格納され
る。このため、たとえテーブルメモリ書換え処理
に長時間を要しても、FIFIFOメモリ39が満杯
とならない限り、一定速度でラベル付け処理を行
なうことに何等不都合は生じない。
第4図の例では、次にFIFOメモリ39への書
込みが生じるのは、第8図aに示すように、連結
成分検出部23のEに、第4図aに示す2値図形
における画素位置3,4の画素データ“1”がセ
ツトされた場合である。この場合、FIFOメモリ
39への書込みデータ(D、Cの画素データ)は
“4”、“3”となる。したがつて、このデータを
用いたテーブルメモリ書換え処理では、第8図b
に示すようにテーブルメモリ28の4番地の内容
“4”が“3”に書換えられる。
第4図の例において、更に次にFIFOメモリ3
9への書込みが生じるのは、第9図aに示すよう
に、連結成分検出部23のEに、第4図aに示す
2値図形における画素位置(6、6)の画素デー
タ(“1”)がセツトされた場合である。この場
合、FIFOメモリ39への書込みデータ(D、C
の画素データ)は、“4”、“5”となる。したが
つて、このデータを用いたテーブルメモリ書換え
処理では、第9図bに示すように、まずテーブル
メモリ28の4番地の内容“3”が“5”に書換
えられる。この4番地の旧内容“3”は、その番
地に一致していない。したがつて今度は、上記旧
内容“3”の示すテーブルメモリ28のその番地
(3番地)の内容も第9図bに示すように“5”
に書換えられる。この3番地の旧内容“2”は、
その番地に一致していない。したがつて、上記旧
内容“2”の示すテーブルメモリ28のその番地
(2番地)の内容も第9図bに示すように“5”
に書換えられる。この2番地の旧内容“2”は、
その番地に一致している。そして、このことが比
較器51によつて検出され、その旨が制御部24
に通知されることにより、1画素についてのテー
ブルメモリ書換え処理が終了する。
前記したラベル付け処理およびこれに伴うテー
ブルメモリ書換え処理が1つの画面について終了
すると、第2図の装置はデータ変換モードとな
る。このモードでは、ワークメモリ13に格納さ
れたデータ、即ちラベル付けされた画素データ
が、前記した入力画像メモリ12からのデータ読
出しと同じ速度、同じ順序で、順に画像データバ
ス17に読出される。バス17に順次出力された
データは、連結成分抽出回路15のレジスタ21
に一定周期でラツチされる。レジスタ21にラツ
チされたデータ(ワークメモリ13からの読出し
データ)は、信号線22経由でセレクタ47に導
かれる。データ変換モードでは、セレクタ47
は、CPU11の指示により信号線22上のデー
タを選択するように切替えられる。これにより、
信号線22上のデータはセレクタ47によつて選
択され、アドレスライン48経由でテーブルメモ
リ28に導かれる。しかしてテーブルメモリ28
がリードアクセスされ、アドレスライン48上の
データの示すその番地の記憶データ読出される。
テーブルメモリ28からの読出しデータはデータ
ライン34を介してセレクタ32に導かれる。デ
ータ変換モードでは、セレクタ32は、CPU1
1の指示によりデータライン34上のデータを選
択するように切替えられる。これにより、データ
ライン34上のデータはセレクタ32によつて選
択され、レジスタ36にラツチされる。レジスタ
36にラツチされたデータは、画像データバス1
8経由で出力画像メモリ14に転送され、当該メ
モリ14の対応する位置、例えばワークメモリ1
2の(x、y)からのラベル付けデータに対する
変換データであれば同じ(x、y)の位置に書込
まれる。以上の動作がワークメモリ13の全ての
ラベル付けデータについて繰返されることによ
り、出力画像メモリ14には、第4図cに示され
るように、正しくラベル付けされた画素データが
格納される。
なお、前記実施例では、テーブルメモリ書換え
処理において、信号線26からのデータをテーブ
ルメモリ28のアドレスとし、信号線30からの
データをテーブルメモリ28へ書込みデータとし
ているが、その逆であつてもよい。また、連結成
分検出論理は、特公昭57−6620号公報にも記載さ
れているように前記実施例に限定されるものでは
ない。更にこの発明は、4連結検出方式に限ら
ず、例えば斜め方向も連結検出の対象とする8連
結方式にも応用することができる。
[発明の効果] 以上詳述したようにこの発明によれば、連結成
分検出と、テーブルメモリの書換えとが並列に行
なえる。このためテーブルメモリ書換え処理の
間、連結成分検出が待たされることはなく、ラベ
ル付け処理の高速化が図れる。また、連結成分検
出が一定の速度で行なえるため、入力画像メモリ
からの画素データ読出し並びにデータ転送が一定
速度で行なえる。このため、データ転送のための
ハンドシエーク等が不要となり、処理の一層の高
速化が図れる。
【図面の簡単な説明】
第1図はラベル付けを説明する図、第2図はこ
の発明が適用される図形処理装置の構成図、第3
図は第2図に示す連結成分抽出回路の内部構成
図、第4図乃至第9図は動作説明図である。 11……CPU、12……入力画像メモリ、1
3……ワークメモリ、14……出力画像メモリ、
15……連結成分抽出回路、23……連結成分検
出部、24……制御部、25,32,41,47
……セレクタ、28……テーブルメモリ、39…
…FIFOメモリ、51……比較器。

Claims (1)

    【特許請求の範囲】
  1. 1 2値図形が格納された2次元画像メモリと、
    上記画像メモリから順次画素データを読出し、上
    記2値図形の連結成分を抽出し、抽出された連結
    成分に対して予め定められた順序で番号を割当て
    る連結成分検出部と、上記2値図形と同じ大きさ
    を持つ2次元の多値メモリと、上記連結成分検出
    部で画素データ毎に割当てられた番号をその画素
    位置に対応する上記多値メモリの番地に格納する
    手段と、上記連結成分検出部で異なる番号が割当
    てられた連結成分が同一の連結成分である場合に
    これら2つの番号が同一の連結成分であることを
    指示するテーブルメモリとを備えた連結成分抽出
    回路において、上記2つの番号の情報対を順次格
    納し、出力可状態においてその時点で最も古い情
    報対を出力するFIFOメモリと、このFIFOメモリ
    から出力された上記情報対の一方または上記テー
    ブルメモリからの読出し出力情報で示される上記
    テーブルメモリのその番号の記憶情報を読出すと
    共に、当該番地に上記FIFOメモリから出力され
    た上記情報対の他方を書込む読出し/書込み手段
    と、この読出し/書込み手段によつて上記テーブ
    ルメモリから読出された情報と対応する番地との
    一致/不一致を検出する比較手段とを具備し、上
    記比較手段によつて一致が検出されるまで上記読
    出し/書込み手段の動作を繰返すことを特徴とす
    る連結成分抽出回路。
JP59063684A 1984-03-31 1984-03-31 連結成分抽出回路 Granted JPS60207971A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59063684A JPS60207971A (ja) 1984-03-31 1984-03-31 連結成分抽出回路
US06/716,459 US4624013A (en) 1984-03-31 1985-03-27 Linked component extraction circuit for image processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59063684A JPS60207971A (ja) 1984-03-31 1984-03-31 連結成分抽出回路

Publications (2)

Publication Number Publication Date
JPS60207971A JPS60207971A (ja) 1985-10-19
JPH0137788B2 true JPH0137788B2 (ja) 1989-08-09

Family

ID=13236442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59063684A Granted JPS60207971A (ja) 1984-03-31 1984-03-31 連結成分抽出回路

Country Status (2)

Country Link
US (1) US4624013A (ja)
JP (1) JPS60207971A (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60200379A (ja) * 1984-03-26 1985-10-09 Hitachi Ltd 画像処理用セグメンテ−シヨン装置
JPS6140684A (ja) * 1984-07-31 1986-02-26 Omron Tateisi Electronics Co 輪郭追跡装置
US4953224A (en) * 1984-09-27 1990-08-28 Hitachi, Ltd. Pattern defects detection method and apparatus
US4791676A (en) * 1985-09-12 1988-12-13 International Business Machines Corporation Method and means for efficiently handling boundary conditions in connected component labeling
US4742551A (en) * 1985-10-07 1988-05-03 Fairchild Camera & Instrument Corporation Multistatistics gatherer
US4953227A (en) * 1986-01-31 1990-08-28 Canon Kabushiki Kaisha Image mosaic-processing method and apparatus
US4718090A (en) * 1986-04-14 1988-01-05 Cooper Jr James E Method and apparatus for high-speed processing of video images
JPS6312074A (ja) * 1986-07-02 1988-01-19 Toshiba Corp ラベリング回路
JPH077444B2 (ja) * 1986-09-03 1995-01-30 株式会社東芝 三次元画像の連結成分抽出装置
US4821336A (en) * 1987-02-19 1989-04-11 Gtx Corporation Method and apparatus for simplifying runlength data from scanning of images
GB8730363D0 (en) * 1987-12-31 1988-08-24 British Aerospace Digital signal processing device
US5018214A (en) * 1988-06-23 1991-05-21 Lsi Logic Corporation Method and apparatus for identifying discrete objects in a visual field
US5010500A (en) * 1989-01-26 1991-04-23 Xerox Corporation Gesture-modified diagram for retrieval of image resembling diagram, with parts selectable for further interactive retrieval
US5113451A (en) * 1989-10-16 1992-05-12 Vlsi Technology, Inc. Method for labelling polygons
US5048096A (en) * 1989-12-01 1991-09-10 Eastman Kodak Company Bi-tonal image non-text matter removal with run length and connected component analysis
JP2766053B2 (ja) * 1990-07-30 1998-06-18 株式会社日立製作所 画像データ処理方法
US5841903A (en) * 1992-01-17 1998-11-24 Yamaha Corporation Method and device for extracting a connected component of image data
FR2695497A1 (fr) * 1992-09-09 1994-03-11 Philips Electronique Lab Dispositif de codage d'images fixes.
JP3307467B2 (ja) * 1993-04-09 2002-07-24 三菱電機株式会社 ラベリング方式およびラベリング回路
US5424823A (en) * 1993-08-17 1995-06-13 Loral Vought Systems Corporation System for identifying flat orthogonal objects using reflected energy signals
US5430806A (en) * 1993-09-07 1995-07-04 Loral Vought Systems Corporation System for changing perspective of 3-D images obtained from reflected energy signals
JP2891616B2 (ja) * 1993-09-24 1999-05-17 富士通株式会社 仮ラベル割付処理方式と実ラベル割付処理方式
KR100228618B1 (ko) * 1994-05-31 1999-11-01 아끼구사 나오유끼 연결영역의 추출장치 및 방법
FR2757297B1 (fr) * 1996-12-18 1999-03-05 Thomson Multimedia Sa Procede et dispositif d'etiquetage de region
US6108446A (en) * 1997-02-18 2000-08-22 Hoshen; Joseph Method and apparatus for extracting cluster shape features from digital images
JP4859390B2 (ja) * 2005-05-10 2012-01-25 株式会社リコー 画像処理方法及び画像処理装置
US8213734B2 (en) * 2006-07-07 2012-07-03 Sony Ericsson Mobile Communications Ab Active autofocus window
US9042651B2 (en) 2009-11-09 2015-05-26 National Yunlin University Of Science And Technology Multi-point image labeling method
US20110110591A1 (en) * 2009-11-09 2011-05-12 Ming-Hwa Sheu Multi-point image labeling method

Also Published As

Publication number Publication date
US4624013A (en) 1986-11-18
JPS60207971A (ja) 1985-10-19

Similar Documents

Publication Publication Date Title
JPH0137788B2 (ja)
JPS62299881A (ja) 画像表示システム
US20080101374A1 (en) Packet fifo
US4887302A (en) Labelling circuit for image processor
KR890004306B1 (ko) 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법
AU604599B2 (en) Overlapped control store
US7254283B1 (en) Image processor processing image data in parallel with a plurality of processors
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
US5099416A (en) An operand storage compare (osc) detecting device using column and row signals in a buffer storage
JPH06242925A (ja) ソート処理装置
JPH0746323B2 (ja) 部分書込みアクセスを圧縮する主記憶装置
JPS6037930B2 (ja) 情報記憶装置
US5058064A (en) Memory device having address control function
EP0063612A1 (en) Numerical control unit
JPS6244352B2 (ja)
JP4612352B2 (ja) ラベリング処理装置及びラベリング処理方法
JP2536183B2 (ja) 画像処理方法および装置
JP2515724B2 (ja) 画像処理装置
JP2651517B2 (ja) 画像処理方式
EP0369935A2 (en) Multiple posting cache memory
JPH04350742A (ja) 画像データ書込み方法及び画像メモリ装置
JPS61279954A (ja) メモリ制御回路
JPS6180072A (ja) Lsiテストシステムのモジユ−ル情報処理装置
JPS6015687A (ja) 表示装置
JPH0444985B2 (ja)