JPH02164216A - デジタル形保護継電装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、デジタル形保護継電装置、特に複数のデジタ
ル演算処理部を有するデジタル形保護継電装置に関する
。

（従来の技術） 電力系統を保護する保護継電装置にマイクロコンピュー
タを適用する技術は良く知られている。

今日の電力系統規模の増大に伴なって系統保護設備の増
大が問題になっており、この問題に対処する１つの解決
法として、多数の保護対象に関する故障判定が可能で、
かつ保護装置を小形になし得るデジタル保護継電装置が
ある。

一般に、デジタル形保護継電装置は、アナログ形装置の
単体リレー相当のリレー要素を複数要素収納しており、
これら個々のリレー要素の故障判定は、マイクロコンピ
ュータにより構成されるデジタル演算処理部で行なって
いる。

又、デジタル形保護継電装置を１つのデジタル演算処理
部で構成する場合と、複数のデジタル演算処理部で構成
する場合とがある。

後者の一例としては、例えば、特開昭６０１１３６１５
号公報に示されるように、各デジタル演算処理部は複数
のリレー要素及びシーケンス処理等を行ない、これらの
演算処理部は相互に接続される構成を有している。各演
算処理部の分担としては、リレー要素の判定演算を実施
する演算処理部（以下リレー演算部と呼ぶ）と、リレー
判定演π処理部により得られたリレー要素判定演算結果
を取込んで、シーケンス処理を行ない、しゃ断器トリッ
プ信号等を作成する演算処理部（以下シーケンス処理部
と呼ぶ）とに区分するのが最も効率的である。即ち、上
記の如く分担させれば、リレー要素の変更・追加等が、
該当のリレー演算処理部の変更・追加のみに限定される
ことから、高信頼度かつ拡張性に優れ、柔軟性のある装
置が提供できるという利点がある。このような利点から
、次世代のデジタルリレーとしては１．上記構成が一般
的になる傾向にある。

以下に本構成のデジタルリレーの具体的構成を第４図に
より示す。図に示されるように、デジタルリレーは、複
数のデジタル演算処理部１１．１−２゜・・・１−ｎと
アナログ・デジタル変換部２と、システムバス３とから
構成され、各演算部１−１．１−２．・・・１−Ｎ及び
アナログ・デジタル変換部２は、システムバス３を介し
て相互に接続されている。ここで、各デジタル演算処理
部中１−１〜１−（Ｎ−１）はリレー演算部１−Ｎを、
シーケンス処理部とする。即ち、１−１〜１−（Ｎ−１
）にて判定演算されたリレー要素判定演算結果を１−Ｎ
にて取込み、シーケンス処理が行なわれる。

ヌ、各演算部は、マイクロプロセッサ１１．メモリ１２
．入出力回路１３及びインターフェイス１４などの周辺
回路が、内部バス１５に接続され、前記インターフェイ
ス１４を介して、システムバス３と接続されている。

前記リレー要素判定演算結果は、一般に、各リレー演算
処理部内のメモリ１２．２２．・・・１２・・・（Ｎ−
１）２に書込まれ、これをシーケンス処理部１−Ｎ内の
ｃｐｕが、インターフェイス１４．２４．・・・（Ｎ−
１）４を介して読込む形で、ＣＰＵ間のデータの受渡し
が行なわれる。

一方、アナログ・デジタル変換部２は、アナログ・デジ
タル変換器２１とアナログマルチプレクサ２２とで構成
されており、アナログマルチプレクサ２２には、１つ又
は複数の電力系統からのアナログ情報が入力され、アナ
ログ・デジタル変換器２１を介して、デジタル量に変換
されて、システムバス３へ入力される。

第５図は各演算部のソフトウェアの構成例である。デジ
タル形保護継電装置のソフトウェアの構成については、
例えば電気協同研究会第４１巻４号Ｆデジタルリレー」
３３頁等に説明されているが、一般には、複数のリレー
要素を演算部１台に収納するために、複数のサンプリン
グにまたがって、複数のリレー要素を時分割多重処理す
る構成がとられる。

第５図で示すように、第４図の回路構成に従い、演算部
１−１．〜１−ＮまでＮ個のプログラムが存在し、これ
らは全て類似の構成をとる。但し、前記の如く演算部１
−Ｎはシーケンス処理専用の演算部とし、演算部１−１
．〜１−（Ｎ−１３までは、リレー演算専用の演算部と
する。

即ち、演算部１−１．〜１−（Ｎ−１）までによるリレ
ー判定結果は、演算部１−Ｈに読込まれ、トリップ指令
を出力するためのシーケンス処理を行なう。

第５図の演算部１−１について、リレー専用演算部の代
表例として説明する。先ず、アナログ・デジタル変換後
に発生するＨＰｕの割込信号により、入力データ取込５
１−１が起動され、デジタル量を演算部内にあるメモリ
へ取込む。

次に、時分割制御５１−２により、リレーＩＡ、リレー
１Ｂ、リレー１Ｃの各演算部８ｌ−３Ａ、３１−３８，
５ｌ−３Ｃを異なったサンプリングで行なうように制御
する。

この様子を第６図に示す。

第６図ではサンプリング間隔３０”でアナログ・デジタ
ル変換しているが、リレーＩＡ、リレー１Ｂ。

リレー１Ｃの各処理を順次具なったサンプリングで行な
っている。

次に、判定結果出力５１−４では、５１−３で得たリレ
ー演算判定結果をメモリ１２へ書込む。自動監視５１−
５では、メモリ監視、入出力監視等の演算部内の監視を
行なう。割込待機５１−６では、次のＨＰＵへの割込信
号を待つ待機状態を継続し、割込信号発生、即ち、次の
サンプリング開始時には５１−１へ戻り、新しいデータ
を取込む。

以下、同様に演算部１−２．〜１−（Ｎ−１）までのプ
ログラムも実行され、第６図の如く、リレー２Ａ、　２
Ｂ。

２Ｃ〜（Ｎ−１）Ａ、　（Ｎ−１）Ｂ、　（Ｎ−１）Ｃ
の各リレー判定演算が実行され、各演算部内のメモリへ
書込みが実行される。

次に、演算部１−Ｈについて、シーケンス処理専用の演
算部の代表例として説明する。先ず、演算部１−１．〜
１−（Ｎ−１）と同様に、アナログ・デジタル変換後に
発生するＨＰＵの割込信号により入力データ取込５Ｎ−
１が起動され、デジタル量を演算部内のメモリへ収込む
。

次に、リレー判定結果入力５Ｎ−２により、演算部１−
１．〜１−（Ｎ−１）の各リレー判定結果をシステムバ
ス３を介して読込む。

シーケンス５Ｎ−３では、５Ｎ−２にて得たリレー判定
得結果、即ち、リレー１＾、　ＩＢ、　ＩＣ−（Ｎ−１
）＾、　（Ｎ−１）Ｂ、　（Ｎ−１１Ｃの動作、復帰の
状態結果を入力量としてシーケンス処理を行ない、トリ
ップ判定を行なう。

自動監視５Ｎ−４では、他演算部内と同様な演算部内の
監視及びアナログ・デジタル変換精度監視、ＰＣＴ回路
監視等の演算部外の監視を行なう。出力５Ｎ−５では、
５Ｎ−３のシーケンス処理結果（例えばトリップ出力）
及び表示警報出力等を装置外へ出力する。割込待機５Ｎ
−６では、次のＨＰＵへの割込信号を待つ待機状態を継
続し、割込信号発生、即ち、次のサンプリング開始時に
は５Ｎ−１へ戻り、新しいデータを取込む。以下、同様
に５Ｒ−１よりプログラムは実行される。

（発明が解決しようとする課題） 上記した従来装置の問題点を第５図によって説明する。

第５図において、演算部１−１〜１−（Ｎ−１）の時分
割制御によるリレー演算処理については、前述の通りで
ある。問題は、シーケンス処理部１−Ｈのリレー判定結
果入力５Ｎ−２及びシーケンス処理５Ｎ−３である。５
Ｎ−２，５Ｎ−３においては、（Ｎ−１）個のリレー演
算部より時間遅れなく、リレー要素判定演算結果を取込
み、シーケンス処理をする必要がある。

即ち、上記時間遅れが生ずると、事故発生よりトリップ
までの時間が影響を受け、遅れ時間分、トリップ時間が
伸びることになる。結果として、系統運用に重大な支障
を招きかねない。一般に、保護リレーは、事故発生後、
より迅速にトリップ指令を出力することを使命としてお
り、リレー処理とシーケンス処理の演算部を分離したこ
とによる上記時間遅れは、避ける必要がある。

このために、まず考えられるのは、第７図演算部１−Ｎ
（ａ）に示すように、リレー判定結果入力５Ｎ−２及び
シーケンス処理５Ｎ−３を、毎サンプリング、全リレー
要素、ＩＡ、　１Ｂ、　ＩＣ，２Ａ・・・（ト１）＾、
　（Ｎ−１）Ｂ。

（Ｎ−１）Ｃを対象に実施することである。リレー要素
数が少ない場合は、上記手法により、時間遅れは生じな
いが、一般に、デジタルリレーには、多数のリレー要素
が入る傾向であり、１サンプリング内に全リレー要素を
対象とした処理を実施することは困難である。このよう
に１サンプリング内に、全リレー要素に関する処理か困
難である場合には、第７図演算部１−Ｎ（ｂ）に示すよ
、うに、５Ｎ−２，５Ｎ−３の処理を、時分割処理する
ことが考えられる。図中に示した例は、リレー演算部単
位に時分割した例であるが、ここで、リレー要素１＾の
みが時間遅れなく、他リレー要素は全て遅れることにな
る。最大の時間遅れを生ずるのは、リレー要素（Ｎ−１
）Ａであり、図中では５サンプリング分遅れている。こ
れは電気角で１５０゛に相当する大きな遅れである。

なお、上記５Ｎ−２，５Ｎ−３の処理の詳細なフローチ
ャート図を第６図に示す。（ａ）図は、第７図の演算部
１−Ｎ（ａ）に該当し、（ｂ）図は、第７図演算部１−
Ｎ１ｂ）に相当する。（ｂ）図中、８Ｎ−２−ｎ、　５
Ｎ−３−ｎは各々５Ｎ−２，５Ｎ−３を時分割制御する
ための処理である。

本発明は、以上の問題点を解決するためになされたもの
であり、リレー処理とシーケンス処理が異なる演算部で
構成される場合に、リレー演算部より時間遅れなく、リ
レー要素判定演算結果をシーケンス処理部に取込み、ト
リップを迅速に出力することが可能なデジタル形保護継
電装置を提供することを目的としている。

［発明の構成コ （課題を解決するための手段） 上記目的を達成するため、本発明では被保護対象の電気
量に対応するデジタル情報を入力し、この入力されたデ
ジタル情報を基に複数のリレー要素の判定演算を行なう
少なくとも１つの第１のデジタル演算処理部と、前記リ
レー要素のシーケンス処理を行なう少なくとも１つの第
２のデジタル演算処理部と、前記第１．第２の各デジタ
ル演算処理部に接続された少なくとも１つの記憶部とを
備え、前記第１のデジタル演算処理部が前記記憶部に対
してリレー要素判定演算を書込むとともに、前記第２の
デジタル演算処理部が前記リレー要素判定演算結果を読
出すこととしたデジタル形保護継電装置において、前記
第２のデジタル演算処理部は前記リレー要素判定演算実
施のタイミング・情報を取込み、前記タイミング情報に
したがって前記読出処理及びシーケンス処理を行なうよ
う構成した。

（作　用） したがってシーケンス処理部は、各リレー演算部がリレ
ー要素判定演算を実施するタイミング情報を取込み、こ
の情報にしたがって各リレー要素判定演算結果の読込み
及び該当シーケンス処理を行なう。

（実施例） 以下図面を参照して、本発明の詳細な説明する。

第１図は、本発明の一実施例を示す構成図である。図中
リレー演算部ＲＹＩ〜ｆｌＹ（Ｎ−１）は、リレー要素
の判定演算処理を実施する機能を持ち、前述した第４図
の１−１〜１−（Ｎ−１）に相当する。ス、記憶部ＨＥ
ＨＩ〜ＨＥＭ（Ｎ−１）は、各リレー演算部ＲＹＩ〜１
ｔＹ（Ｎ−１）よりのデータの書込みが可能であり、前
述した第４図の１２〜（Ｎ−１３２に相当する。シーケ
ンス処理部ＳＯは、前記記憶部ＨＥ）ＩＩ〜ＨＥＭ（Ｎ
−１）より、データの読込みを行ないシーケンス処理を
実施する機能を持ち、前述した第４図の演算部１−Ｈに
相当する。ここでリレー要素判定演算結果０１〜０（Ｎ
−１）が、リレー演算部１〜（Ｎ−１）より記憶部Ｈ［
旧〜）４Ｅ１４（Ｉｎ−１）に書込まれ、このデータを
シーケンス処理部ＳＯが読込むことは、従来装置と同等
である。

そして本発明の特徴は、前記リレー要素判定演算結果０
１〜０（Ｎ−１）を得る判定演算実施タイミング債′報
も、リレー演算部より、シーケンス処理部へ伝達するこ
とである。

本実施例では、上記伝達を記憶部ＨＥ８１〜ＨＥＭ（ト
１）を介して行なった場合であり、判定演算タイミング
情報１１〜Ｔ（Ｎ−１）は、リレー演算部ｒｌＹ１〜Ｒ
Ｙ（Ｎ−１）より、記憶部ＭＥ８１〜ＨＥＭ（Ｎ−１）
に書込まれて、シーケンス処理部ＳＱにより読出される
。タイミング情報１１〜Ｔ（Ｎ−１）としては、例えば
各リレー演算部にて行なっている時分割処理により、更
新されていく時刻データなどが考え、られる。

即ち、各時分割処理内で、各リレー要素の判定演算の処
理が実施されることから、上記時刻データを書込みタイ
ミング情報として、シーケンス処理部へ渡せば、シーケ
ンス処理部では、現時点で判定演算された最新のリレー
要素が何であるかを知ることができ、該当のリレー要素
の読込み及び該当シーケンス処理に限定して実施できる
。

第２図に上記実施例を実現するためのリレー演算部と、
シーケンス処理部のフローチャートを示す。

リレー演算部１−１で、５１−１．８１−２．８ｌ−３
Ａ、５１−４゜５ｌ−５，５１−６の処理は、第５図の
従来例と同様であるので説明は省略する。ステップ５ｌ
−４Ｘが本発明の特徴であり、各リレー要素判定演算タ
イミング情報を、記憶部ＨＥＨ１へ書込む。このデータ
は例えば前述のように、時分割制御を行なう時刻データ
などでよく、本実施例では、３サンプリングの時分割処
理を行なっていることから、例えば１つ２→３→１→２
→３・・・のように更新されることになる。即ち、内容
が１であればリレー１Ａの判定演算、内容が２であれば
リレー１Ｂの判定演算、内容が３であればリレー１Ｃの
判定演算が、実施された最新演算であると見なせる。第
２図では都合により、リレー演算部１−２〜１−（Ｎ−
１）までの処理を省略するが、これらも上記処理と同様
な処理が行なわれる。

次に、シーケンス処理部（第２・図では演算部１−Ｎ）
では、ステップ５Ｎ−１，５Ｎ−４，５Ｎ−５，５Ｎ−
６は、従来例として示した第５図と同様であるので説明
は省略する。ステップ５Ｎ−２Ｘでは前記タイミング情
報を、記憶部より毎サンプリング読込み、ステップ５Ｎ
−２−Ｙでは、このタイミング情報により、ステップ５
Ｎ−２Ａ、　５Ｎ−２８，５Ｎ−２Ｃのリレー要素判定
結果入力の時分割制御を実施する。即ち、タイミング情
報１ならば、ステップ５Ｎ−２Ａでリレー１への取込み
、２ならばステップ５Ｎ−２８でリレー１Ｂの取込み、
３ならばステップ５Ｎ−２Ｃでリレー１Ｃの取込みを実
施する。又、ステップ５Ｎ−３−Ｙの時分割制御も、上
記と同様に、リレー演算部よりのタイミング情報で実施
し、タイミング情報１，２．３により各々ステップ５Ｎ
−３＾、　５Ｎ−３８，５Ｎ−３Ｃの処理、即ちリレー
１Ａに関するシーケンス処理、リレー１Ｂに関するシー
ケンス処理及びリレー１０に関するシーケンス処理が行
なわれる。

上記実施例の作用を第３図に示す、第３図は、第７図と
同様に各演算部の処理を時系列的に記した図であり、リ
レー演算部１−１〜１−（Ｎ−１）の処理については第
７図と変りはない。演算部１−旧シーゲンス処理部）が
従来と異なり、上記説明の如く、各リレー演算部で実施
された最新の判定演算をシーケンス処理部で判断できる
ことから、該当のリレー要素に関する処理のみを実施す
ればよく、例えば、要素１＾〜（Ｎ−１）＾、ＩＢ〜（
Ｎ−１）Ｂ、ＩＣへ（Ｎ−１）Ｃに関する処理が異なっ
たサンプリングで実施されている。この場合、リレー演
算部で実施された判定演算結果が時間遅れなくシーケン
ス処理部へ取込まれ、シーケンス処理が実行されること
から、従来のように、時分割処理によるトリップ時間の
遅れは生じない。又、毎サンプリング全てリレー要素に
関する処理を実施する必要もないことから、処理時間的
にも十分余裕が生ずる。

従って、本発明は多数のリレー要素を処理する場合に、
特に効果があると言える。即ち、多数のリレー要素の判
定演算及びシーケンス処理を全て、毎サンプリング実施
することは不可能であり、リレー演算部及びシーケンス
処理部とも時分割処理せざるを得ない。この場合、本発
明によれば、トリップ時間に余分な遅れが生じない。

本発明によれば、リレー演算部のリレー判定演算に対し
、該当シーケンス処理が同期をとって実′方色されるよ
うになるとも言える。

以上説明した実施例では、複数のリレー演算部と１つの
シーケンス処理部の組合せにより説明したが、当然リレ
ー演算部Ｎヶ（Ｎ≧１）、シーケンス処理部Ｈケ（Ｈ≧
１）にても上記作用、効果は同等である。

ス、各リレー演算部の時分割数も、当然界なっていても
よく、各リレー演算部よりの各タイミング情報で、各々
異なった時分割制御をシーケンス処理部で実施すれば、
作用、効果は上記と同等である。

又、前記タイミング情報の伝達には、上記では記憶部を
利用して行なっていたが、他の手段、例えば専用信号線
により、シーケンス処理部ソフトへ割り込み信号を与え
ることでも、その作用、効果は同等である。

ス、上記例では電気角３０°の時分割としたが、これに
限定するものではなく、任意の時間間隔で実施されるリ
レー判定演算に対して実施しても、作用、効果は同等で
ある。

［発明の効果］ 以上説明した如く、本発明によればリレー判定演算を実
施するタイミング情報をリレー演算部よりシーケンス処
理部へ伝達し、この情報に従ってシーケンス処理部が、
リレー判定演算結果の取込み及びシーケンス処理を実施
するようにしたので、多数のリレー要素を処理する場合
においても、処理時間に十分余裕を持ち、かつ、トリッ
プ時間に時間遅れが生じないデジタル形保護継電装置を
提供できる。

【図面の簡単な説明】

第１図は本発明によるデジタル形保護継電装置の一実施
例を示す構成図、第２図は上記実施例を説明するフロー
チャート、第３図は作用を示すタイムチャート、第４図
は従来装置の構成を示す図、第５図、第６図は処理を説
明するフローチャート、第７図は作用を示すタイムチャ
ートである。 ＲＹ・・・リレー演算部　　　ＳＱ・・・シーゲンス処
理部０１・・・リレー判定演算結果 ■１・・・判定演算タイミング情報 ＨＥＭ・・・記憶部

Claims (1)

【特許請求の範囲】
1. 被保護対象の電気量に対応するデジタル情報を入力し、
   この入力されたデジタル情報を基に複数のリレー要素の
   判定演算を行なう少なくとも１つの第１のデジタル演算
   処理部と、前記リレー要素のシーケンス処理を行なう少
   なくとも１つの第２のデジタル演算処理部と、前記第１
   、第２の各デジタル演算処理部に接続された少なくとも
   １つの記憶部とを備え、前記第１のデジタル演算処理部
   が前記記憶部に対してリレー要素判定演算を書込むとと
   もに、前記第２のデジタル演算処理部が前記リレー要素
   判定演算結果を読出すこととしたデジタル形保護継電装
   置において、前記第２のデジタル演算処理部は前記リレ
   ー要素判定演算実施のタイミング情報を取込み、前記タ
   イミング情報にしたがって前記読出処理及びシーケンス
   処理を行なうことを特徴とするデジタル形保護継電装置
   。