JPH02163934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02163934A JPH02163934A JP31918188A JP31918188A JPH02163934A JP H02163934 A JPH02163934 A JP H02163934A JP 31918188 A JP31918188 A JP 31918188A JP 31918188 A JP31918188 A JP 31918188A JP H02163934 A JPH02163934 A JP H02163934A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- polycrystalline
- substrate
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
絶縁膜で表面の一部を覆われた半導体基板上に堆積した
多結晶半導体層の表面を平坦化する方法に関し、 多結晶半導体の結晶粒の異常成長を防ぎ、以て半導体素
子の信頼性の向上、歩留りの低下防止を図ることを目的
とし、 絶縁膜で表面の一部を覆われた半導体基板上にアモルフ
ァス半導体層または該半導体基板と格子定数の異なる半
導体で構成された多結晶半導体層を形成し、該アモルフ
ァス半導体層または該半導体基板と格子定数の異なる半
導体で構成された多結晶半導体層上に該半導体基板と同
一の半導体で構成された多結晶半導体層を成長するよう
に構成する。
多結晶半導体層の表面を平坦化する方法に関し、 多結晶半導体の結晶粒の異常成長を防ぎ、以て半導体素
子の信頼性の向上、歩留りの低下防止を図ることを目的
とし、 絶縁膜で表面の一部を覆われた半導体基板上にアモルフ
ァス半導体層または該半導体基板と格子定数の異なる半
導体で構成された多結晶半導体層を形成し、該アモルフ
ァス半導体層または該半導体基板と格子定数の異なる半
導体で構成された多結晶半導体層上に該半導体基板と同
一の半導体で構成された多結晶半導体層を成長するよう
に構成する。
（産業上の利用分野〕
本発明は、絶縁膜で表面の一部を覆われた半導体基板上
に堆積した多結晶半導体層の表面を平坦化する方法に関
する。
に堆積した多結晶半導体層の表面を平坦化する方法に関
する。
バイポーラトランジスタ等の半導体素子では、通常絶縁
膜の窓開けされた半導体基板上に多結晶半導体層を堆積
してパターニングし、これを電極層および配線層として
用いる。この方法では、金属の代わりに該半導体基板と
同一の半導体で構成された多結晶半導体を用いることに
よって信顛性の高い電極を得ることができ、かつ配線層
としての役目をも合わせ持たすことによって素子製作工
程の簡略化を図ることができるという利点があるが、半
導体基板上に安定に多結晶半導体を堆積する技術が要求
される。
膜の窓開けされた半導体基板上に多結晶半導体層を堆積
してパターニングし、これを電極層および配線層として
用いる。この方法では、金属の代わりに該半導体基板と
同一の半導体で構成された多結晶半導体を用いることに
よって信顛性の高い電極を得ることができ、かつ配線層
としての役目をも合わせ持たすことによって素子製作工
程の簡略化を図ることができるという利点があるが、半
導体基板上に安定に多結晶半導体を堆積する技術が要求
される。
第２図に示したように、半導体基板１上の絶縁膜２を窓
開けしてコンタクト穴を形成し、この上にたとえばＣＶ
Ｄ法により多結晶Ｓｔ層４を堆積して該コンタクト穴に
電極を形成する場合、該基板がＳｉあるいはＳｉと格子
定数の近い半導体であるときには、コンタクト穴内の露
出された基板上では多結晶Ｓｉが異常成長し、大きな結
晶粒４ａが形成きれる。これらの結晶粒は通常、針状の
形状をしており、その太さは均一に堆積した多結晶Ｓｉ
層の膜厚の数分の一程度であるが、その長さは膜厚の数
倍にも達することがあるため該多結晶Ｓｉ層４の表面の
平坦性を悪くし、この上に形成した絶縁膜の耐圧を低下
させて素子特性の劣化、歩留りの低下をまねく等の問題
を生じる。
開けしてコンタクト穴を形成し、この上にたとえばＣＶ
Ｄ法により多結晶Ｓｔ層４を堆積して該コンタクト穴に
電極を形成する場合、該基板がＳｉあるいはＳｉと格子
定数の近い半導体であるときには、コンタクト穴内の露
出された基板上では多結晶Ｓｉが異常成長し、大きな結
晶粒４ａが形成きれる。これらの結晶粒は通常、針状の
形状をしており、その太さは均一に堆積した多結晶Ｓｉ
層の膜厚の数分の一程度であるが、その長さは膜厚の数
倍にも達することがあるため該多結晶Ｓｉ層４の表面の
平坦性を悪くし、この上に形成した絶縁膜の耐圧を低下
させて素子特性の劣化、歩留りの低下をまねく等の問題
を生じる。
上記結晶粒４ａは、結晶性の良い基板表面に直接、該基
板と同一の半導体で構成された多結晶半導体を堆積した
ときに生じ易く、特に、基板表面上の絶縁膜近傍で異常
成長することが観測される。
板と同一の半導体で構成された多結晶半導体を堆積した
ときに生じ易く、特に、基板表面上の絶縁膜近傍で異常
成長することが観測される。
異常成長の原因については明らかでないが、その防止の
ため従来用いられている対策として、絶縁膜の窓開は後
、該基板を適当な時間放置し、コンタクト穴内の露出し
た基板表面に掻く薄い自然酸化膜を形成し、この上に多
結晶Ｓｉ層を堆積する方法、あるいは、イオン注入を行
うことによって、露出されたＳｉ基板表面に損傷を与え
、表面の結晶構造を乱した後に多結晶Ｓｉ層を堆積する
等の方法がある。これらの方法は、多結晶Ｓｔを結晶性
の良いＳｉ基板上に直接堆積することを避けたものであ
り、結晶粒の異常成長を抑える上で経験上効果のあるこ
とが知られている。
ため従来用いられている対策として、絶縁膜の窓開は後
、該基板を適当な時間放置し、コンタクト穴内の露出し
た基板表面に掻く薄い自然酸化膜を形成し、この上に多
結晶Ｓｉ層を堆積する方法、あるいは、イオン注入を行
うことによって、露出されたＳｉ基板表面に損傷を与え
、表面の結晶構造を乱した後に多結晶Ｓｉ層を堆積する
等の方法がある。これらの方法は、多結晶Ｓｔを結晶性
の良いＳｉ基板上に直接堆積することを避けたものであ
り、結晶粒の異常成長を抑える上で経験上効果のあるこ
とが知られている。
しかしながら上記の方法では、基板と多結晶半導体層が
薄い酸化膜を介して接触しているため、コンタクト抵抗
が大きくなったり、あるいはイオン注入による基板表面
の損傷が素子特性を劣化させてしまうという問題があっ
た。
薄い酸化膜を介して接触しているため、コンタクト抵抗
が大きくなったり、あるいはイオン注入による基板表面
の損傷が素子特性を劣化させてしまうという問題があっ
た。
そこで本発明は、多結晶Ｓｉの結晶粒の異常成長を防ぎ
、以て半導体素子の信頬性の向上、歩留りの低下防止を
図ることを目的とする。
、以て半導体素子の信頬性の向上、歩留りの低下防止を
図ることを目的とする。
結晶性の良い半導体層上に該半導体と同一の半導体を堆
積したときに、堆積された半導体の結晶粒が異常成長す
ることが知られている。従って、不規則な格子構造を有
し結晶性の良くないアモルファス半導体上、あるいは、
堆積される半導体と格子定数の異なる半導体で構成され
た多結晶半導体層の上では堆積された半導体の結晶粒は
異常成長することなく、その表面は平坦となる。
積したときに、堆積された半導体の結晶粒が異常成長す
ることが知られている。従って、不規則な格子構造を有
し結晶性の良くないアモルファス半導体上、あるいは、
堆積される半導体と格子定数の異なる半導体で構成され
た多結晶半導体層の上では堆積された半導体の結晶粒は
異常成長することなく、その表面は平坦となる。
（課題を解決するための手段）
上記課題は、絶縁膜で表面の一部を覆われた半導体基板
上にアモルファス半導体層または該半導体基板と格子定
数の異なる半導体で構成された多結晶半導体層を形成し
、該アモルファス半導体層または該半導体基板と格子定
数の異なる半導体で構成された多結晶半導体層上に該半
導体基板と同一の半導体で構成された多結晶半導体層を
成長することを特徴とする半導体装置の製造方法によっ
て解決される。
上にアモルファス半導体層または該半導体基板と格子定
数の異なる半導体で構成された多結晶半導体層を形成し
、該アモルファス半導体層または該半導体基板と格子定
数の異なる半導体で構成された多結晶半導体層上に該半
導体基板と同一の半導体で構成された多結晶半導体層を
成長することを特徴とする半導体装置の製造方法によっ
て解決される。
第１図（ａ）〜（ｄ）は本発明の詳細な説明するための
断面図であり、バイポーラトランジスタの製造工程を示
している。
断面図であり、バイポーラトランジスタの製造工程を示
している。
まず、Ｓｉ基板上のトランジスタ領域に、通常のＣＶＤ
法およびフォトレジスト法を用いてＳｉ窒化膜のパター
ンを形成し、該パターンをマスクとして該Ｓｉ基板表面
を塩酸を含む水蒸気中、９００°Ｃでウェット酸化を行
うと、第１図（ａ）に示すように、Ｓｉ基板１上にトラ
ンジスタ領域を残してフィールド酸化膜２が形成される
。この膜厚を６０００人とした。続いて該Ｓｉ窒化膜を
除去し、この上にアモルファス５１３を１０００人、多
結晶Ｓｉ４を２０００人堆積し、さらにボロン（Ｂ゛）
イオンの注入を行う。
法およびフォトレジスト法を用いてＳｉ窒化膜のパター
ンを形成し、該パターンをマスクとして該Ｓｉ基板表面
を塩酸を含む水蒸気中、９００°Ｃでウェット酸化を行
うと、第１図（ａ）に示すように、Ｓｉ基板１上にトラ
ンジスタ領域を残してフィールド酸化膜２が形成される
。この膜厚を６０００人とした。続いて該Ｓｉ窒化膜を
除去し、この上にアモルファス５１３を１０００人、多
結晶Ｓｉ４を２０００人堆積し、さらにボロン（Ｂ゛）
イオンの注入を行う。
アモルファスＳｉ３はプラズマＣＶＤ法を用いて堆積し
、堆積条件は、基板温度２５０°Ｃ１圧力０．３Ｔｏｒ
ｒ、シラン（Ｓ）■、）ガス流ｆｆｌ ４０５ＣＣＭ、
周波数１３．５６ ＭＨｚ、電力３０ Ｗとした。また
、多結晶Ｓ＋４は減圧ＣＶＤ法を用いて堆積し、その堆
積条件は、基板温度６２０°Ｃ１圧力Ｑ、３ Ｔｏｒｒ
、シラン（Ｓｉｉｌｚ）ガス流量６０３ＣＣＭとした
。また、イオン注入のドーズ量は３ Ｘ ｌ Ｏ”／ｃ
ｉとした。ついでこの上に、減圧ＣＶＤ法を用いて酸化
膜５を２０００人堆積した。その堆積条件は、基板温度
ａｏｏ’ｃ、圧力０．７ Ｔｏｒｒ 、シラン（ＳｉＨ
ｎ）ガス流量３０ ＳＣＣＭ。
、堆積条件は、基板温度２５０°Ｃ１圧力０．３Ｔｏｒ
ｒ、シラン（Ｓ）■、）ガス流ｆｆｌ ４０５ＣＣＭ、
周波数１３．５６ ＭＨｚ、電力３０ Ｗとした。また
、多結晶Ｓ＋４は減圧ＣＶＤ法を用いて堆積し、その堆
積条件は、基板温度６２０°Ｃ１圧力Ｑ、３ Ｔｏｒｒ
、シラン（Ｓｉｉｌｚ）ガス流量６０３ＣＣＭとした
。また、イオン注入のドーズ量は３ Ｘ ｌ Ｏ”／ｃ
ｉとした。ついでこの上に、減圧ＣＶＤ法を用いて酸化
膜５を２０００人堆積した。その堆積条件は、基板温度
ａｏｏ’ｃ、圧力０．７ Ｔｏｒｒ 、シラン（ＳｉＨ
ｎ）ガス流量３０ ＳＣＣＭ。
Ｎ、０ガス流量１．５ ＳＬＭである。
以上の工程において、アモルファスＳｉの代わりに多結
晶Ｇｅを用いることもできる。この場合の多結晶Ｇｅの
堆積条件は、たとえば基板温度６２０’Ｃ１圧力０．３
Ｔｏｒｒ 、ゲルマン（Ｇｅ１４）ガス流量６０ＳＣ
ＣＭとする。
晶Ｇｅを用いることもできる。この場合の多結晶Ｇｅの
堆積条件は、たとえば基板温度６２０’Ｃ１圧力０．３
Ｔｏｒｒ 、ゲルマン（Ｇｅ１４）ガス流量６０ＳＣ
ＣＭとする。
つぎに、同図（ｂ）に示すように、エミッタ領域の窓開
けを行う。
けを行う。
つぎに、同図（Ｃ）に示すように、該基板表面及びアモ
ルファスＳｉ３、多結晶Ｓｉ４の側面をドライ酸化し、
加速電圧３５ Ｋｅν、ドーズ量３ Ｘ Ｉ Ｏ１コ／
ｃｉでＢ゛イオン注入を行った後、温度９５０°Ｃで拡
散・熱処理を行い、該基板１内にベース領域６及びベー
スコンタクト７を形成する。
ルファスＳｉ３、多結晶Ｓｉ４の側面をドライ酸化し、
加速電圧３５ Ｋｅν、ドーズ量３ Ｘ Ｉ Ｏ１コ／
ｃｉでＢ゛イオン注入を行った後、温度９５０°Ｃで拡
散・熱処理を行い、該基板１内にベース領域６及びベー
スコンタクト７を形成する。
同図で明らかなようにベースコンタクト７には、アモル
ファスＳｉ３と多結晶Ｓｉ４からなる２層膜による引出
し電極が形成される。
ファスＳｉ３と多結晶Ｓｉ４からなる２層膜による引出
し電極が形成される。
つぎに同図（ｄ）に示すように、ベース領域６上の酸化
膜を除去し、多結晶Ｓｉ９をこの上に堆積し、さらにド
ーズ量を１０”／ａＪとする砒素（Ａｓ’ ）イオンの
注入を行い、バターニングの後、拡散してエミッタ領域
８を形成する。多結晶Ｓｉ９はエミッタ電極として用い
られる。
膜を除去し、多結晶Ｓｉ９をこの上に堆積し、さらにド
ーズ量を１０”／ａＪとする砒素（Ａｓ’ ）イオンの
注入を行い、バターニングの後、拡散してエミッタ領域
８を形成する。多結晶Ｓｉ９はエミッタ電極として用い
られる。
以上のように、多結晶Ｓｉ５は基Ｆｊ１．Ｉとの間にア
モルファスＳｉあるいは多結晶Ｇｅをはさんで堆積して
いるため、その表面には結晶粒の異常成長もなく平坦で
あり、従って、この上に堆積されたＳｉＯ□膜５の絶縁
耐圧も低下することなく、これを介したエミッタ電極９
との絶縁性は良好に保たれる。
モルファスＳｉあるいは多結晶Ｇｅをはさんで堆積して
いるため、その表面には結晶粒の異常成長もなく平坦で
あり、従って、この上に堆積されたＳｉＯ□膜５の絶縁
耐圧も低下することなく、これを介したエミッタ電極９
との絶縁性は良好に保たれる。
なお、本実施例ではＳｉｉ板上に多結晶Ｓｉを堆積する
場合について述べたが、この例に限らすＧａＡｓ等の化
合物半導体にも通用することができる。
場合について述べたが、この例に限らすＧａＡｓ等の化
合物半導体にも通用することができる。
〔発明の効果〕
以上のように本発明によれば、半導体基板上に異常成長
による結晶粒のない平坦な表面を持つ多結晶半導体層を
堆積することができ、半導体素子の信頼性の向上、歩留
りの低下防止に有効である。
による結晶粒のない平坦な表面を持つ多結晶半導体層を
堆積することができ、半導体素子の信頼性の向上、歩留
りの低下防止に有効である。
２はフィールド酸化膜、
３はアモルファス半導体層、
４は多結晶Ｓｉ層、
５は酸化膜、
６はベース領域、
７はベースコンタクト、
８はエミッタ領域、
９は多結晶Ｓｉ、
である。
第１図は本発明の詳細な説明するための断面図、
第２図は従来例の問題点を示す断面図である。
図において、
■はＳｉ基板、
才、ｆ ａ月−実方己仔・］を言先明ｔうΔめｎｉＭ＋
：１苓 ■ 図 従来伸・１ｆ）問題ｆ、を才、Ｔ軒面図奎 図
：１苓 ■ 図 従来伸・１ｆ）問題ｆ、を才、Ｔ軒面図奎 図
Claims (1)
- 【特許請求の範囲】 絶縁膜で表面の一部を覆われた半導体基板上にアモルフ
ァス半導体層または該半導体基板と格子定数の異なる半
導体で構成された多結晶半導体層を形成し、 該アモルファス半導体層または該半導体基板と格子定数
の異なる半導体で構成された多結晶半導体層上に該半導
体基板と同一の半導体で構成された多結晶半導体層を成
長することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31918188A JPH02163934A (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31918188A JPH02163934A (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02163934A true JPH02163934A (ja) | 1990-06-25 |
Family
ID=18107323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31918188A Pending JPH02163934A (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02163934A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298770A (ja) * | 1985-10-25 | 1987-05-08 | Sony Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-16 JP JP31918188A patent/JPH02163934A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298770A (ja) * | 1985-10-25 | 1987-05-08 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437070B1 (ko) | 1-트랜지스터 메모리의 제조방법 | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| JP3635843B2 (ja) | 膜積層構造及びその形成方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP3565993B2 (ja) | 半導体装置の製造方法 | |
| JPH02163934A (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| JPH0562967A (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6344725A (ja) | 半導体装置の製造方法 | |
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JPS62124736A (ja) | シリコン薄膜およびその作成方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JP2993665B2 (ja) | 配線形成方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH01173714A (ja) | ブリツジ接点の形成方法 | |
| JPH02163935A (ja) | 半導体装置の製造方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JP2699625B2 (ja) | 半導体装置の製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JP3193813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH02292831A (ja) | 半導体装置の製造方法 | |
| JPH0336734A (ja) | 半導体装置の製造方法 |