JPH02159013A - 高周波半導体デバイス用のｔａｂテープ - Google Patents

高周波半導体デバイス用のｔａｂテープ

Info

Publication number
JPH02159013A
JPH02159013A JP63314400A JP31440088A JPH02159013A JP H02159013 A JPH02159013 A JP H02159013A JP 63314400 A JP63314400 A JP 63314400A JP 31440088 A JP31440088 A JP 31440088A JP H02159013 A JPH02159013 A JP H02159013A
Authority
JP
Japan
Prior art keywords
conductor
conductor circuit
hole
transmission line
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63314400A
Other languages
English (en)
Other versions
JP2687152B2 (ja
Inventor
Norio Wada
和田　則雄
Katsuya Fukase
克哉 深瀬
Hirofumi Uchida
浩文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63314400A priority Critical patent/JP2687152B2/ja
Priority to KR1019890017850A priority patent/KR930002515B1/ko
Priority to US07/450,067 priority patent/US5087530A/en
Publication of JPH02159013A publication Critical patent/JPH02159013A/ja
Priority to US07/706,155 priority patent/US5183711A/en
Application granted granted Critical
Publication of JP2687152B2 publication Critical patent/JP2687152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12542—More than one such component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、高周波で動作させる高周波半導体デバイス（
以下、単にデバイスという。）の電極と該デバイスを搭
載するセラミック基板やプリント基板等の回路との間を
接続するＴＡＢ　（ＴａｐｅＡｕｔｏｍａｔｅｄ　　Ｂ
ｏｎｄｉｎｇ）テープに関する。
［従来の技術］ 従来より、ポリイミドフィルム等の絶縁フィルムで作ら
れたテープ上のひとこまごとに、銅箔などからなる一単
位ごとの導体回路が形成されて、該導体回路に金めつき
等のめっきが施された、ＴＡＢテープと呼ばれるものが
ある。
このテープは、各種デバイスの電極と該デバイスを搭載
するセラミック基板やプリント基板等の回路との間を、
接続するのに用いられる。具体的には、デバイスの電極
とセラミック基板やプリント基板等の回路との間を、Ｔ
ＡＢテープ上に形成された導体回路を用いて、接続する
ようにして用いられる。
［発明が解決しようとする課題］ ところで、近時は、情報処理装置の高速化に伴って、そ
れに用いるデバイスの高周波化が一段と進み、ｌ　ＱＧ
Ｈｚ以上等の超高周波で動作させるデバイスが出現する
ようになった。
そのため、このような超高周波で動作させるデバイスの
電極と該デバイスを搭載するセラミック基板やプリント
基板等の回路との間を、従来のＴＡＢテープを用いては
、接続不可能となった。
これは、従来のＴＡＢテープの導体回路の伝送路に上記
のようなｌ　ＱＧＨｚ以上等の超高周波の高周波信号を
流したとすると、導体回路の伝送路を伝わる高周波信号
が、その隣合う他の導体回路の伝送路に漏洩して、その
隣合う他の伝送路とクロストーク現象を起こしてしまう
からである。
そのため、上記のような超高周波で動作させるデバイス
の電極と該デバイスを搭載するセラミック基板やプリン
ト基板等の回路との間を接続する、高周波特性に優れた
ＴＡＢテープの出現が強く望まれるようになった。
本発明は、かかる課題に鑑みなされたもので、その目的
は、高周波特性に優れたＴＡＢテープを提供することに
ある。
［課題を解決するための手段］ 上記目的を達成するために、本発明の第１のＴＡＢテー
プは、第１図ないし第５図にその構成例を示したように
、絶縁フィルム１上に導体回路２を形成したＴＡＢテー
プ３において、前記導体回路２の高周波信号を伝える伝
送路４両脇の絶縁フィルム１に沿って一個ないし複数個
のホール５を形成して、該ホール５内周面またはホール
５内空間に導体層６を形成するとともに、前記導体回路
の伝送路４が位置する側と反対側の絶縁フィルム■上に
グランド層７を形成して、該グランド層７に前記ホール
５内の導体層６を連続させて接続したことを特徴とする
。
また、本発明の第２のＴＡＢテープは、第６図ないし第
９図にその構成例を示したように、絶縁フィルムｌ上に
導体回路２を形成したＴＡＢテープ３において、その導
体回路２上を絶縁フィルム８で覆うとともに、前記導体
回路２の高周波信号を伝える伝送路４両脇の上下の絶縁
フィルム１゜８に沿って該上下の絶縁フィルム１，８を
貫通する一個ないし複数個のホール５を形成して、該ホ
ール５内周面またはホール５内空間に導体層６を形成す
るとともに、前記導体回路の伝送路４が位置する側と反
対側の上下の絶縁フィルム１，８上にグランド層７を形
成して、該グランド層７に前記ホール５内の導体層６を
連続させて接続したことを特徴とする。
［作用コ 本発明の上記構成の第１のＴＡＢテープにおいては、導
体回路の伝送路４が位置する側と反対側の絶縁フィルム
１上のグランド層７と、導体回路の伝送路４両脇の絶縁
フィルム１のホール５内周面またはホール５内空間の上
記グランド層７に連続させて接続した導体層６とが、導
体回路の伝送路４両脇とその下方周囲を囲むこととなっ
て、該伝送路４とその周囲の上記グランド層７とホール
５内の導体層６とが、マイクロストリップ伝送路に近似
する高周波特性に優れた疑似同軸路を形成する。
また、本発明の上記構成の第２のＴＡＢテープにおいて
は、導体回路の伝送路４が位置する側と反対側の上下の
絶縁フィルム１，８上のグランド層７と、導体回路の伝
送路４両脇の上下の絶縁フィルム１．８を貫通するホー
ル５内周面または該ホール５内空間の上記グランド層７
に連続させて接続した導体層６とが、導体回路の伝送路
４両脇とその上下周囲を囲むこととなって、該伝送路４
とその周囲の上記グランド層７とホール５内の導体層６
とが、ストリップ伝送路に近似する高周波特性に優れた
疑似同軸路を形成する。
そして、本発明の上記構成の第１、第２のＴＡＢテープ
においては、ＴＡＢテープ３に形成した、上記グランド
層７と該層に連続させて接続したホール５内の導体層６
とが、導体回路の伝送路４を伝わる超高周波等の高周波
信号がその外部に漏洩するのを防いで、導体回路２の隣
合う伝送路４がクロストーク現象を起こすのを防止する
。
［実施例］ 次に、本発明の実施例を図面に従い説明する。
第１図ないし第５図は本発明の第１のＴＡＢテープの好
適な実施例を示し、第１図は該ＴＡＢテープの一部平面
図、第２図（ａ）、（ｂ）と第３図（ａ）、（ｂ）と第
４図（ａ）、　　（ｂ）と第５図（ａ）、（ｂ）とはそ
れぞれ互いに類似する該ＴＡＢテープの一部拡大平面図
とそのＡ−Ａ断面図である。以下、上記図中の実施例を
説明する。
第１図等の図において、３は、ポリイミドフィルム等の
絶縁フィルムｌで作られたテープのひとこまごとに、−
単位ごとの導体回路２を形成するとと・もに、該導体回
路２に腐食防止用やボンディング用の金めつき等のめっ
きを施した、ＴＡＢテープである。
このＴＡＢテープ３は、絶縁フィルム１からなるテープ
上に帯状の銅箔を、絶縁性接着剤９を用いて、貼着した
後、上記銅箔をエツチング加工により導体回路２に形成
して、該導体回路２に金めつき等のめっきを施した、第
２図（ｂ）または第４図（ｂ）に示したような、三層構
造をしている。
あるいは、上記ＴＡＢテープ３は、無電解めっき法また
は蒸着法と無電解めっき法とを併用することにより、絶
縁フィルム１からなるテープ上に直接に銅層を形成した
後、該銅層をエツチング加工により導体回路２に形成し
て、該導体回路２に金めつき等のめっきを施した、第３
図（ｂ）または第５図（ｂ）に示したような、二層構造
をしている。
また、上記ＴＡＢテープの絶縁フィルム１には、その両
脇表面にＴＡＢテープ３位置決め用のパーフォレイジョ
ンホールｌＯ１そのひとこまごとの表面中央にデバイス
配設用のデバイスホール１１、そのデバイスホール１１
の周囲表面にセラミック基板またはプリント基板等の回
路に接続する導体回路の中途部１４切断用のウィンドホ
ール１２をそれぞれ透設している。
以上は従来のＴＡＢテープと同様であるが、本発明のＴ
ＡＢテープでは、上記ＴＡＢテープの導体回路２の高周
波信号を伝える複数本の伝送路４両脇の絶縁フィルム１
に沿って、複数の小径のホール５を小間隔ずつあけて透
設している。
そして、第２図（ａ）、（ｂ）または第３図（ａ）、　
　（ｂ）に示したように、上記ホール５内周面に、スル
ーホール状に導体層６を形成している。
この導体層６は、無電解めっき法により、上記絶縁フィ
ルムのホール５内周面に銅めっ森層等の導体めっき層を
形成することにより形成している。
あるいは、第４図（ａ）、（ｂ）または第５図（ａ）、
　　（ｂ）に示したように、上記ホール５内空間に、導
体層６を形成している。この導体層６は、乾燥させたり
低温加熱したりすると硬化する導体ペーストを、スクリ
ーン印刷等により、上記ホール５内空間に充填した後、
該充填した導体ペーストを乾燥させたり低温加熱したり
して硬化させることにより形成している。
さらに、第２図（ａ）、（ｂ）または第３図（ａ）、（
ｂ）または第４図（ａ）、（ｂ）または第５図（ａ）、
　　（ｂ）に示したように、上記ＴＡＢテープ３の導体
回路の伝送路４が位置する側と反対側の絶縁フィルム１
上に、即ち上記伝送路４下方の絶縁フィルムｌ上に、広
（一連に連続するグランド層７を形成している。そして
、該グランド層７に、前記ホール５内周面またはホール
５内空間の導体層６の一端を連続させて接続している。
このグランド層７は、絶縁フィルム１の一部に感光性レ
ジストによるマスキングを行った後、無電解めっき法に
より、上記絶縁フィルム１上に銅めっき層等の導体めっ
き層を直接に形成するか、または、蒸着法により、絶縁
フィルム１上に銅層等の導体層を直接に形成した後、該
導体層上にさらに無電解めっき法により銅めっき層等の
導体めっき層を形成することにより形成している。
そして、前記ホール５内の導体層６と絶縁フィルムｌ上
のグランド層７とに、導体回路２表面に施したものと同
様な、腐食防止用の金めつき等のめっきを施している。
このめっきは、絶縁フィルム１上の導体回路２に金めつ
き等のめっきを施す際に同時に施すようにしている。具
体的には、次ぎのようにして施している。即ち、導体回
路２形成用の銅箔を貼着したり導体回路２形成用の銅層
を形成したりする前の絶縁フィルム１表面の所定位置に
、ホール５を透設する。そして、上記ホール５内周面ま
たはホール５内空間に導体層６を形成するとともに、絶
縁フィルム１上にグランド層７を上記導体層６に連続さ
せて形成する。次に、上記グランド層７を形成した側と
反対側の絶縁フィルムｌ上に銅箔を貼着したり銅層を直
接に形成したりして、該銅箔または銅層をエツチング加
工により導体回路２に形成する。その後、上記導体層６
とグランド層７と導体回路２とを形成した絶縁フィルム
１をめっき浴に浸漬して、上記導体層６とグランド層７
と導体回路２とに金めつき等のめっきを同時に施してい
る。
第１図に示したＴＡＢテープおよび第２図（ａ）、（ｂ
）と第３図（ａ）、　　（ｂ）と第４図（ａ）、（ｂ）
と第５図（ａ）、（ｂ）とにそれぞれ示した互いに類似
するＴＡＢテープは、以上のように構成している。
次に、その作用を説明する。
上述ＴＡＢテープのデバイスホール１１内空間に突出す
る導体回路の先端部１３を、それに対応するＴＡＢテー
プのデバイスホール１１内に配設したデバイスの電極パ
ッド（図示せず。）に接続する。またそれとともに、Ｔ
ＡＢテープのウィンドホール１２内に架設された導体回
路４をその中途部１４から切断して、その切断した導体
回路の中途部１４の内側端部をデバイスを搭載するセラ
ミック基板等の回路（図示せず。）に接続する。
すると、上述ＴＡＢテープ３の導体回路の伝送路４両脇
とその下方周囲を囲むホール５内の導体層６と絶縁フィ
ルム１上のグランド層７とが、上記デバイスの電極とセ
ラミック基板等の回路との間を接続する導体回路の伝送
路４を伝わる高周波信号がその外部に漏洩するのを防ぐ
。
第６図ないし第９図は本発明の第２のＴＡＢテープの好
適な実施例を示し、第６図（ａ）、　　（ｂ）と第７図
（ａ）、（ｂ）と第８図（ａ）、　　（ｂ）と第９図（
ａ）、（ｂ）とはそれぞれ互いに類似する該ＴＡＢテー
プの一部拡大平面図とそのＢＢ断面図である。以下、上
記図中の実施例を説明する。
図のＴＡＢテープは、既述第１のＴＡＢテープと同様な
、第６図（ｂ）や第８図（ｂ）、あるいは第７図（ｂ）
や第９図（ｂ）に示したような、三層構造、または二層
構造をしたＴＡＢテープ３の導体回路２上を、ＴＡＢテ
ープの絶縁フィルム１と同一な形状をした、絶縁フィル
ム８で一体に覆っている。具体的には、ＴＡＢテープ３
の導体回路２上に、ポリイミドフィルム等で作られた絶
縁フィルム８を重ね合わせている。そして、該重ね合わ
せた絶縁フィルム８裏面と導体回路２が形成されたＴＡ
Ｂテープ３表面とを、両者間に導体回路２を介在させた
状態で、絶縁性接着剤９を用いて、接合している。また
、上記重ね合わせた絶縁フィルム８には、前記ＴＡＢテ
ープ３の絶、縁フィルム１表面のパーフォレイジョンホ
ール１０、デバイスホール１１、ウィンドホール１２の
各位置に合わせて、その表面両脇にパーフォレイジョン
ホール１０、そのひとこまごとの表面中央にデバイスホ
ール１１、そのデバイスホール１１の周囲表面にウィン
ドホール１２をそれぞれ透設している。
そして、第６図（ｂ）または第７図（ｂ）または第８図
（ｂ）または第９図（ｂ）に示したように、導体回路２
の高周波信号を伝える伝送路４両脇の上下の絶縁フィル
ム１，８に沿って、該上下の絶縁フィルム１．８を貫通
する複数の小径なホール５を小間隔ずつあけて透設して
いる。
そして、既述第１のＴＡＢテープと同様にして、第６図
（ｂ）または第７図（ｂ）に示したように、上記ホール
５内周面に導体層６を形成している。
あるいは、第８図（ｂ）または第９図（ｂ）に示したよ
うに、上記ホール５内空間に導体層６を形成している。
またそれとともに、既述第１のＴＡＢテープと同様にし
て、第６図（ａ）、（ｂ）または第７図（ａ）、（ｂ）
または第８図（ａ）、（ｂ）または第９図（ａ）、（ｂ
）に示したように、導体回路の伝送路４が位置する側と
反対側の上下の絶縁フィルム１．８上に、即ちＴＡＢテ
ープの絶縁フィルム１下面と該フィルム上に重ね合わせ
た絶縁フィルム８上面とに、広くグランド層７を形成し
ている。そして、該グランド層７に上記ホール５内周面
またはホール５内空間の導体層６の上下の端部を連続さ
せて接続している。
そして、既述第１のＴＡＢテープと同様にして、絶縁フ
ィルム８やＴＡＢテープ３外部に露出する上記グランド
層７とホール５内の導体層６と導体回路２とに、腐食防
止用やボンディング用の金めつき等のめっきを施してい
る。
第６図（ａ）、　　（ｂ）と第７図（ａ）、　　（ｂ）
と第８図（ａ）、（ｂ）と第９図（ａ）、（ｂ）とにそ
れぞれ示した互いに類似するＴＡＢテープは、以上のよ
うに構成している。
次に、その作用を説明する。
既述第１のＴＡＢテープと同様にして、上述ＴＡＢテー
プのデバイスホール１１内に突出する導体回路の先端部
１３をデバイスの電極パッド（図示せず。）に接続する
とともに、ＴＡＢテープのウィンドホール１２内に架設
された導体回路の中途部１４を切断して、該切断した導
体回路の中途部１４の内側端部をセラミック基板等の回
路（図示せず。）に接続する。
すると、上述ＴＡＢテープの導体回路の伝送路４両脇と
その上下周囲を囲むホール５内の導体層６と上下の絶縁
フィルム１．８上のグランド層７とが、上記伝送路４を
通して、デバイスの電極とセラミック基板等の回路との
間を伝わる高周波信号がその外部に漏洩するのを防止す
る。
なお、上述各実施例において、第１のＴＡＢテープの導
体回路の伝送路４両脇の絶縁フィルム１に沿って、また
は第２のＴＡＢテープの導体回路の伝送路４両脇の上下
の絶縁フィルム１，８に沿って、長穴状のホール（図示
せず。）を−何等形成して、該ホール内周面または該ホ
ール内空間に導体層（図示せず。）を形成するとともに
、導体回路の伝送路４の下方の絶縁フィルム１上または
導体回路の伝送路４の下方とその上方の絶縁フィルムＩ
、８上にグランド層７を形成して、該グランド層７に上
記ホール内の導体層を連続させて接続することにより、
ＴＡＢテープ３の導体回路の伝送路４を疑似同軸路に形
成しても良く、そのようにしても、上述各実施例の第１
、第２のＴＡＢテープと同じ作用、効果のあるＴＡＢテ
ープを形成できる。
［発明の効果］ 以上説明したように、本発明の第１、第２のＴＡＢテー
プにおいては、その導体回路の伝送路を、マイクロスト
リップ伝送路またはストリップ伝送路に近似する高周波
特性に優れた疑似同軸路に形成している。
そのため、本発明の第１１第２のＴＡＢテープを用いて
デバイスの電極と該デバイスを搭載するセラミック基板
やプリント基板等の回路との間を接続すれば、デバイス
の電極とセラミック基板やプリント基板等の回路との間
を接続するＴＡＢテープの導体回路の伝送路を伝わる超
高周波等の高周波信号がその外部に漏洩して、同じＴＡ
Ｂテープの隣合う導体回路の伝送路とクロストーク現象
を起こすのを的確に防止できる。
【図面の簡単な説明】
第１図は本発明の第１のＴＡＢテープの一部平面図、第
２図（ａ）、（ｂ）と第３図（ａ）、（ｂ）と第４図（
ａ）、　　（ｂ）と第５図（ａ）、（ｂ）とはそれぞれ
互いに類似する本発明の第１のＴＡＢテープの一部拡大
平面図とそのＡ−Ａ断面図、第６図（ａ）、　　（ｂ）
と第７図（ａ）、　　（ｂ）と第８図（ａ）、（ｂ）と
第９図（ａ）、　　（ｂ）とはそれぞれ互いに類似する
本発明の第２のＴＡＢテープの一部拡大平面図とそのＢ
−Ｂ断面図である。 ■・・・絶縁フィルム、　２・・・導体回路、３・・・
ＴＡＢテープ、 ・・伝送路、 ５・・・ホール、 ６・・・導体層、 ７・・・グランド層、 ・・絶縁フィルム、 ９・・・絶縁性接着剤。

Claims (1)

  1. 【特許請求の範囲】 １、絶縁フィルム上に導体回路を形成したＴＡＢテープ
    において、前記導体回路の高周波信号を伝える伝送路両
    脇の絶縁フィルムに沿って一個ないし複数個のホールを
    形成して、該ホール内周面またはホール内空間に導体層
    を形成するとともに、前記導体回路の伝送路が位置する
    側と反対側の絶縁フィルム上にグランド層を形成して、
    該グランド層に前記ホール内の導体層を連続させて接続
    したことを特徴とする高周波半導体デバイス用のＴＡＢ
    テープ。 ２、絶縁フィルム上に導体回路を形成したＴＡＢテープ
    において、その導体回路上を絶縁フィルムで覆うととも
    に、前記導体回路の高周波信号を伝える伝送路両脇の上
    下の絶縁フィルムに沿って該上下の絶縁フィルムを貫通
    する一個ないし複数個のホールを形成して、該ホール内
    周面またはホール内空間に導体層を形成するとともに、
    前記導体回路の伝送路が位置する側と反対側の上下の絶
    縁フィルム上にグランド層を形成して、該グランド層に
    前記ホール内の導体層を連続させて接続したことを特徴
    とする高周波半導体デバイス用のＴＡＢテープ。
JP63314400A 1988-12-13 1988-12-13 高周波半導体デバイス用のｔａｂテープ Expired - Fee Related JP2687152B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63314400A JP2687152B2 (ja) 1988-12-13 1988-12-13 高周波半導体デバイス用のｔａｂテープ
KR1019890017850A KR930002515B1 (ko) 1988-12-13 1989-12-04 고주파 반도체 데바이스용 tab테이프
US07/450,067 US5087530A (en) 1988-12-13 1989-12-13 Automatic bonding tape used in semiconductor device
US07/706,155 US5183711A (en) 1988-12-13 1991-05-28 Automatic bonding tape used in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63314400A JP2687152B2 (ja) 1988-12-13 1988-12-13 高周波半導体デバイス用のｔａｂテープ

Publications (2)

Publication Number Publication Date
JPH02159013A true JPH02159013A (ja) 1990-06-19
JP2687152B2 JP2687152B2 (ja) 1997-12-08

Family

ID=18052895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63314400A Expired - Fee Related JP2687152B2 (ja) 1988-12-13 1988-12-13 高周波半導体デバイス用のｔａｂテープ

Country Status (3)

Country Link
US (1) US5087530A (ja)
JP (1) JP2687152B2 (ja)
KR (1) KR930002515B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4621278A (en) * 1981-12-30 1986-11-04 Sanyo Electric Co., Ltd. Composite film, semiconductor device employing the same and method of manufacturing
JPS61142749A (ja) * 1984-12-14 1986-06-30 Mitsubishi Electric Corp テ−プキヤリア装置
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line

Also Published As

Publication number Publication date
US5087530A (en) 1992-02-11
JP2687152B2 (ja) 1997-12-08
KR900010967A (ko) 1990-07-11
KR930002515B1 (ko) 1993-04-03

Similar Documents

Publication Publication Date Title
JP2753746B2 (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JP3565768B2 (ja) 配線基板
TWI665943B (zh) 多層撓性印刷配線板及其製造方法
JP2005197720A (ja) インピーダンス整合ホールを備える多層基板
US5455393A (en) Multilayered printed wiring board and method of manufacturing the same
US7772501B2 (en) Flexible printed circuit board
JPH02159013A (ja) 高周波半導体デバイス用のｔａｂテープ
US6943447B2 (en) Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer
JP3420126B2 (ja) 両面プリント配線板
US5183711A (en) Automatic bonding tape used in semiconductor device
TWI760832B (zh) 天線電路板的製作方法
JPH02239695A (ja) 多層プリント配線板
WO2006042471A1 (fr) Carte a circuit imprime et son procede de fabrication
JPS6116415A (ja) 配線体
JPH06216501A (ja) プリント配線板及びプリント配線板用部材
JP3573352B2 (ja) 多層配線ｔａｂテープキャリア
JP2003273516A (ja) 逐次多層配線基板及びその製造方法
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
TWI785868B (zh) 線路基板及其製造方法
US20220369456A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP3979086B2 (ja) 半導体回路検査治具
JPH05326644A (ja) 両面配線フィルムキャリア及びその製造方法
JP2004087860A (ja) 半導体装置用テープキャリアの積層方法
JPH0314486A (ja) 電子部品用パッケージ
JPH0278253A (ja) 多層プラスチックチップキャリア

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees