KR930002515B1 - 고주파 반도체 데바이스용 tab테이프 - Google Patents

고주파 반도체 데바이스용 tab테이프 Download PDF

Info

Publication number
KR930002515B1
KR930002515B1 KR1019890017850A KR890017850A KR930002515B1 KR 930002515 B1 KR930002515 B1 KR 930002515B1 KR 1019890017850 A KR1019890017850 A KR 1019890017850A KR 890017850 A KR890017850 A KR 890017850A KR 930002515 B1 KR930002515 B1 KR 930002515B1
Authority
KR
South Korea
Prior art keywords
conductor
tab tape
layer
hole
conductor circuit
Prior art date
Application number
KR1019890017850A
Other languages
English (en)
Other versions
KR900010967A (ko
Inventor
노리오 와다
가쓰야 후까세
히로후미 우찌다
Original Assignee
신고오덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신고오덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 신고오덴기 고오교오 가부시끼가이샤
Publication of KR900010967A publication Critical patent/KR900010967A/ko
Application granted granted Critical
Publication of KR930002515B1 publication Critical patent/KR930002515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12542—More than one such component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음.

Description

고주파 반도체 데바이스용 TAB테이프
제1도는 본 발명의 제1의 TAB테이프의 일부 평면도.
제2도(a), (b)와 제3도(a), (b)와 제4도(a), (b)와 제5도(a), (b)는 각각 서로 유사한 본 발명의 제1 의 TAB테이프의 일부 확대평면도와 그 A-A단면도.
제6도(a), (b)와 제7도(a), (b)와 제 8도 (a), (b)와 제 9 도(a), (b)는 각각 서로 유사한 본 발명의 제 2 의 TAB테이프의 일부 확대 평면도의 그 B-B단면도.
본 발명은 고주파로 동작시키는 고주파 반도체 데바이스(이하 데바이스라함)의 전극과 이 데바이스를 탑재하는 세라믹기판이나 프린트 기판등의 회로사이를 접속하는 TAB(Tape Automated Bonding)테이프에 관한 것이다.
종래로부터 폴리이미드필름등의 절연필름으로 만들어진 테이프위의 소구역마다 동박등으로 된 1단위마다 도체회로가 형성되어서 이 도체회로에 금도금등의 도금이 행해진 TAB테이프라 불리는 것이 있다.
이 테이프는 각종 데바이스의 전극과 이 데바이스를 탑재하는 세라믹 기판이나 프린트 기판등의 회로사이를 접속하는네 사용된다. 구체적으로는 데바이스의 전극과 세라믹 기판이나 프린트 기판등의 회로 사이를 TAB테이프 위에 형성된 도체회로를 이용하여 접속하도록 사용된다.
그런데 근년에는 정보처리장치의 고속화에 따라 그것에 사용하는 데바이스의 고주파화가 일단계 더 진행되어 10GHz 이상등의 초고주파로 동작시키는 데바이스가 출현되었다.
그 때문에 이와 같은 초고주파로 동작시키는 데바이스의 전극과 이 데바이스를 탑재하는 세라믹 기판이나 프린트기판등의 회로 사이를 종래의 TAB테이프를 사용해서는 접속불가능하다.
이것은 종래의 TAB테이프의 도체회로의 전송로에 상기와 같은 10GHz 이상의 초고주파의 고주파신호를 흘렸다고 하면 도체회로의 전송로에 전해지는 고주파신호가 그 인접하는 다른 도체회로의 전송로에 누설되어 그 인접하는 다른 전송로와 코로스토크 현상을 일으키기 때문이다.
그 때문에 상기와 같은 초고주파로 동작시키는 데바이스의 전극과 이 데바이스를 탑재하는 세라믹 기판이나 프린트 기판등의 회로 사이를 접속시키는 고주파특성이 우수한 TAB테이프의 출현이 강하게 요망되게 되었다.
본 발명은 이와 같은 과제에 비추어 행해진 것으로 그 목적은 고주파특성이 우수한 TAB테이프를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 제1의 TAB테이프는 제 1 도 내지 제 5도에 그 구성예를 나타낸바와 같이 절연필름(1) 위에 도체회로(2)를 형성한 TAB테이프(3)에 있어서, 상기 도체회로(2)의 고주파신호를 전달하는 전송로(4)의 양측의 절연필름(1)에 따라서 1개 내지 복수개의 홀(5)를 형성하고 이 홀(5)내주면 또는 홀(5) 내공간에 도체층(6)을 형상하는 동시에 상기 도체회로의 전송로(4)가 위치하는 측과 반대측의 절연필름(1) 위에 그랜드층(7)을 형성하고 이 그랜드층(7)의 상기 홀내의 도체층(6)을 연속시켜서 접속한 것을 특징으로 한다.
또 본 발명의 제2의 TAB테이프는 제 6 도 내지 제 9 도에 그 구성예를 나타낸 바와 같이 절연필름(1) 위에 도체회로(2)를 형성판 TAB테이프(3)에 있어서, 그 도체회로(2) 위를 절연필름(8)로 덮는 동시에 상기도체회로(2)의 고주파 신호를 전하는 전송로(4) 양측의 상하의 절연필름(1), (8)에 따라서 이 상하의 절연필름(1), (8)을 관통하는 1개 내지 복수개의 홀(5)를 형성하고 이 홀(5) 내주면 또는 홀(5)내 공간에 도체층(6)을 형성하는 동시에 상기 도체회로의 전송로(4)가 위치하는 측과 반대측의 상하의 절연필름(1), (8) 위에 그랜드층(7)을 형성하고 이 그랜드층(7)에 상기 홀(5) 내의 도체층(6)을 연속시켜서, 접속하는 것을 특징으로 한다.
본 발명의 상기 구성의 제1의 TAB테이프에 있어서는, 도체회로의 전송로(4)가 위치하는 측과 반대측의 절연필름(1) 위의 그랜드층(7)과 도체회로의 전송로(4) 양측의 절연필름(1)의 홀(5) 내주면 또는 홀(5)내공간의 상기 그랜드층(7)에 연속시켜서 접속한 도체층(6)이 도체회로의 전송로(4) 양측과 그 하측주위르 둘러쌓게 되어 이 전송로(4)와 그 주위의 상기 그랜드층(7)과 홀(5) 내의 도체층(6)이 마이크로스틀립 전송로에 근사한 고주파특성이 우수한 의사 동축로를 형성한다.
또 본 발명의 상기 구성의 제2의 TAB테이프에 있어서는 도체회로의 전송로(4)가 위치하는 측과 반대측의 상하의 절연필름(1), (8) 위의 그랜드층(7)과 도체회로의 전송로(4) 양측의 상하의 절연필름(1), (8)을 관통하는 홀(5) 내주면 또는 이 홀(5) 내공간의 상기 그랜드층(7)에 연속시켜 접속한 도체층(6)이 도체회로의 전송로(4) 양측과 그 상하 주위를 둘러쌓게 되어 이 전송로(4)와 그 주위의 상기 그랜드층(7)과 홀(5) 내의 도체층(6)이 스트립 전송로에 근사한 고주파특성이 우수한 의사 동축로를 형성한다.
또 본 발명의 상기 구성의 제1, 제2의 TAB데이프에 있어서는 TAB테이프(3)에 형성된 상기 그랜드층(7)과 이 층에 연속시켜 접속된 홀(5)내의 도체층(6)이 도체회로의 전송로(4)를 전해오는 초고주파등의 고주파 신호가 그 외부로 누설되는 것을 방지하여 도체회로(2)의 인접하는 전송로(4)가 크로스토크현상을 일으킴을 방지한다.
다음에 본 발명의 실시예를 도면에 의해서 설명한다. 제 1 도 내지 제 5 도 는 본 발명의 제 1 의 TAB테이프의 양호한 실시예를 나타낸 것으로 제 1 도는 이 TAB테이프의 일부 평면도.
제 2 도(a), (b)와 제3도(a), (b)와 제4도(a), (b)와 제5도(a), (b)는 각각 서로 유사한 이 TAB테이프의 일부확대 평면도와 그 A-A단면도이다.
아래에 상기 도면중의 실시예를 설명한다.
제1도등의 도면에 있어서 3은 폴리이미드 필름등의 절연필름(1)로 만든 테이프의 매소구역마다 일단위마다 도체회로(2)를 형성하는 동시에 이 도체회로(2)에 부식방지용이나 본딩용의 금도금둥의 도금을 행한TAB테이프이다.
이 TAB테이프(3)은 절연필름(1)로된 테이프 위에 띠모양의 동박을 절연성 접착제(9)를 사용하여 접착시킨 후에 상기 동박을 에칭가공에 의해서 도체회로(2)에 형성하여 이 도체회로(2)에 금도금등의 도금을 행하여 제2도(b) 또는 제4도(b)에 나타낸 바와 같은 3층구조로 하였다.
또는 상기 TAB테이프(3)은 무전해도금법 또는 증착법과 무전해 도금법을 병용함으로써 절연필름(1)로된 테이프위에 직접 동층을 형성시킨 후에 이 동층을 에칭 가공에 의해서 도체회로(2)로 형성시켜 이 도체회로(2)에 금 도금등의 도금을 행하여, 제3도(b) 또는 제5도(b)에 나타낸 바와 같은 2층구조로 하있다.
또 상기 TAB테이프의 절연 필름(1)에는 그 양측표면에 TAB테이프(3) 위치 결정용 파포레어숀을(10), 그 각 구역마다의 표면중앙에 데바이스배설용 데바이스홀(11), 그 데바이스홀(11)의 주위 표면에 세라믹 기판 또는 프린트기판등의 회로에 접속되는 도체회로의 중도부(14) 절단용 원도우 홀(12)이 각각 설비되어 있다.
이상은 종래의 TAB테이프와 같으나 본 발명의 TAB테이프에서는 상기 TAB테이프이 도체회로(2)의 고주파신호를 전달하는 복수의 전송로(4) 양측의 절연필름(1)에 따라서 복수의 작은 직경의 홀(5)를 소간격씩 띠어서 설비하고 있다.
또 제2도(a), (b) 또는 제3도(a), (b)에 나타낸 바와 같이 상기 홀(5) 내주면에 스루홀 모양으로 도체층(6)을 형성하였다. 이 도체층(6)은 무전해도금법에 의해서 상기 절연필름의 홀(5) 내주면에 동도금등의 도체도금층을 형성함으로써 형성시켰다.
또는 제4도(a), (b) 또는 제5도(a), (b)에 나타낸 바와 같이 상기 홀(5)내 공간에 도체층(6)을 형성하였다.
이 도체층(6)은 건조시키든지 저온 가열시키든지 하면 경화되는 도체 페이스트를 스크린 인쇄등에 의해서 상기 홀(5)내 공간에 충전시킨 후에 이 충전된 도체페이스트를 건조시키든지 저온 가열 시키든지하여 경화시킴으로써 형성시켰다.
또 제2도(a), (b) 또는 제3도(a), (b) 또는 제4도(a), (b) 또는 제5도(a) (b)에 나타낸 바와 같이 상기 TAB테이프(3)의 도체회로의 전송로(4)가 위치하는 측과 반대측의 절연필름(1) 위에 널고 일련으로 연속된그랜드층(7)을 형성시켰다.
또 이그랜드층(7)에 상기 홀(5) 내주면 또는 홀(5) 내공간의 도체층(6)의 일단을 연속시켜서 접속하였다. 이 그랜드층(7)은 절연필름(1)의 일부에 감광성 레지스트에 의한 마스킹을 행한 후에 무전해 도금법에 의해서 상기 절연필름(1) 위에 동 도금층등의 도체 도금총을 직접 형성하든지 또는 증착법에 의해서 절연필름(1) 위에 동층과 같은 도체층을 직접 형성한 후에 이 도체층 위에 더 무전해도금법에 의해서 동도금층과 같은 도체도금층을 형성시킴으로써 형성시켰다.
또 상기 홀(5)내의 도체층(6)과 절연필름(1) 위에 그랜드층(7)에 도체회로(2) 표면에 행한 것과 같은 부식 방지용 금도금과 같은 도금을 행하였다.
이 도금은 절연필름(1) 위의 도체회로(2)에 금도금과 같은 도금을 행할때에 동시에 행하도록 하였다. 구체적으로는 다음과 같이 행한다. 즉 도체회로(2) 형성용의 동박을 점착시키든지 도체회로(2) 형성용 동층을 형성하기 이전의 절연필름(1) 표면의 소정 위치에 홀(5)를 설비한다.
또 상기 홀(5)내주면 또는 홀(5)내 공간에 도체층(6)을 형성하는 동시에 절연필름(1) 위에 그랜드층(7)을 상기 도체층(6)에 연속시켜서 형성한다. 다음에 상기 그랜드층(7)을 형성한 측과 반대측의 절연필름(1) 위에 동박을 접착시키든지 동층을 직접 형성하든지하여 이 동박 또는 동층을 에칭가공에 의해서 도체회로(2)에 형성시킨다.
그후에 상기 도체층(6)과 그랜드층(7)과 도체회로(2)를 형성한 절연필름(1)을 도금욕조에 침지시켜 상기도체층(6)과 그랜드층(7)과 도체회로(2)에 금도금등의 도금을 동시에 행한다.
제1도에 나타낸 TAB테이프 및 제2도(a), (b)와 제3도(a), (b)와 제4도(a), (b)와 제5도(a),(b)로 각각 나타낸 서로 유사한 TAB테이프는 이상과 같이 구성되었다.
다음에 그 작용을 설명한다.
상술한 TAB테이프의 데바이스홀(11)내 공간에 돌출된 도체회로의 선단부(13)을 그것에 대응하는 TAB데이프의 데바이스홀(11)내에 배설된 데바이스의 전극패드(도시치 않음)에 접속시킨다. 또 그와 동시에 TAB테이프의 윈도우홀(12)내에 가설된 도체회로(4)를 그 중도부(14)에서 절단하여 그 절단된 도체회로의 중도부(14)의 내측단부를 데바이스를 탑재한 세라믹기판등이 회로(도시치 않음)에 접속한다.
그렇게 하면 상술한 TAB테이프(3)의 도체회로의 전송로(4)양측과 그 하측주위를 둘러싼 홀(5)내의 도체층(6)과 절연필름(1) 위에 그랜드층(7)이 상기 데바이스의 전극과 세라믹 기판등의 회로 사이를 접속하는 도체회로의 전송로(4)를 전해오는 고주파신호가 그 외부로 누설됨이 방지된다.
제6도 내지 제9도는 본 발명의 제2의 TAB테이프의 양호한 실시예를 나타낸 것으로 제6도(a), (b)와 제7도(a), (b)와 제8도(a), (b)와 제9도(a), (b)와 제8도(a), (b)와 제9도(a), (b)는 각각 서로 유사한 이 TAB테이프의 일부 확대 평면도와 그 B-B단면도이다.
아래에 상기 도면중의 실시예를 설명한다.
도면의 TAB테이프는 전술한 제1의 TAB테이프와 같은 제6도(b)나 제8도(b) 또는 제7도(b)나 제9도(b)에 나타낸 것과 같은 3층구조 또는 2층구조로 된 TAB테이프(3)의 도체회로(2) 위를 TAB테이프의 절연필름(1)과 같은 형상을 한 절연필름(8)로 일체로 덮고 있다.
구체적으로는 TAB테이프(3)의 도체회로(2) 위에 폴리이미드필름등으로 만들어진 절연필름(8)을 겹쳐서 합쳐 있다.
또 이 겹친 절연필름(8)이면과 도체회로(2)가 형성된 TAB테이프(3) 표면을 양자간에 도체회로(2)를 개재시킨 상태로 절연성 접착제(9)를 사용하여 접합시켰다.
상기 겹쳐진 절연필름(8)에는 상기 TAB테이프(3)의 절연필름(1)표면의 파포레이숀홀(10), 데바이스홀(11), 윈도우홀(12)의 각 위치에 맞추어서 그 표면양측에 파포레이숀홀(10), 그 소구역마다의 표면중앙에 데바이스홀(11), 그 데바이스홀(11)의 주위 표면에 윈도우홀(12)를 각각 설비하였다.
또 제6도(b) 또는 제7도(b) 또는 제8도(b) 또는 제9도(b)에 나타낸 바와 같이 도체회로(2)의 고주파신호를 전달하는 전송로(4) 양측의 상하의 절연필름(1), (8)에 따라서 이 상하의 절연필름(1), (8)을 관통하는 복수의 작은 직경의 홀(5)를 소간격식 띠어서 설비하였다.
또 전술한 제1의 TAB테이프와 같이 제6도(b) 또는 제7도(b)에 나타낸 바와 같이 상기 홀(5) 내주면에 도체층(6)을 형성하였다.
또는 제8도(b) 또는 제 9 도(b)에 나타낸 바와 같이 상기 홀(5)내의 공간에 도체층(6)을 형성하였다.
또 그와 동시에 전술한 제1의 TAB테이프와 같이 행하여 제 6 도(a), (b) 또는 제7도(a), (b) 또는 제 8 도(a), (b) 또는 제 9 도(a), (b)에 나타낸 바와 같이 도체회로의 전송로(4)가 위치하는 측과 반대측의 상하의 절연필름(1), (8) 위에 즉 TAB테이프의 절연필름(1) 하면과 이 필름위에 겹쳐 합친 절연필름(8) 상면에 넓게 그랜드층(7)을 형성하였다.
또 이 그랜드층(7)에 상기 홀(5) 내주면 또는 홀(5)내 공간에 도체층(6)의 상하의 단부를 연속시켜서 접속시켰다.
또 전술한 제1의 TAB테이프와 같이 행하여 절연필름(8)이나 TAB테이프(3) 외부에 노출되는 상기 그랜드층(7)과 홀(5) 내의 도체층(6)과 도체회로(2)에 부식방지용이나 본딩용 금도금등의 도금용 행하였다.
제6도(a),(b)와 제7도(a),(b)와 제8도(a),(b)와 제9도(a),(b)로 각각 나타낸 서로 유사한 TAB테이프는 이상과 같이 구성되어 있다.
다음에 그 작용을 설명한다.
전술한 제1의 TAB테이프와 같이 상술한 TAB테이프의 테이프의 데바이스홀(11)내에 돌출된 도체회로의 선단부(13)을 데바이스의 전극패드(도시치 않음)에 접속하는 동시에 TAB테이프의 윈도우 홀(12)내에 가설된 도체회로의 중도부(14)를 절단하여 이 절단된 도체회로의 중도부(14)의 내측단부를 세리믹 기판등의회로(도시치 않음)에 접속한다.
그렇게 하면 상술한 TAB테이프의 도체회로의 전송로(4)양측과 그 상하 주위를 둘러싼 홀(5)내의 도체층(6)과 상하의 절연필름(1),(8) 위의 그랜드층(7)이 상기 전송로(4)를 통하여 데바이스의 전극과 세라믹기판등이 회로 사이를 전해오는 고주파신호가 그 외부로 누설됨이 방지된다.
또 상술한 각 실시예에 제 1 의 TAB테이프의 도체회로의 전송로(4) 양측의 절연필름(1)에 따라서 또는 제 2 의 TAB테이프의 도체회로의 전송로(4) 양측의 상하의 절연필름(1), (8)에 따라서 긴 구멍모양의 홀(도시치 않음)을 1개 형성하여 이 홀내주면 또는 이 홀내 공간에 고체층(도시치 않음)을 형성하는 동시에 도체회로의 전송로(4)의 하측의 절연필름(1)의 또는 도체회로의 전송로(4)의 하측과 그 상측의 절연필름(1), (8)위에 그랜드층(7)을 형성하여 이 그랜드층(7)에 상기 홀내의 도체층을 연속시켜서 접속함으로써 TAB테이프(3)의 도체회로의 전송로(4)를 의사동축로로 형성해도 좋고 그와 같이 하여도 상술한 각 실시예의 제1, 제2의 TAB테이프와 같은 작용, 효과가 있는 TAB테이프를 형성시킬 수 있다.
이상 설명한 바와 같이 본 발명의 제1, 제 2의 TAB테이프에 있어서는 그 도체회로의 전송로를 마이크로스트립 전송로 또는 스트립 전송로에 근사한 고주파특성이 우수한 의사 동축로로 형성하였다.
그 때문에 본 발명의 제1의 제2의 TAB테이프를 사용하여 데바이스의 전극과 이데바이스를 탑재하는 세라믹 기판이나 프린터 기판 등의 회로사이를 접속하면 데바이스의 전극과 세라믹기판이나 프린트기판등의 사이를 접속하는 TAB테이프의 도체회로의 전송로를 전해오는 초고주파등의 고주파신호가 그 외부로 누출하여 같은 TAB테이프의 인접 도체회로의 전송로와 크로스토크 현상을 일으키는 것을 정확하게 방지할 수 있다.

Claims (2)

  1. 절연필름위에 도체회로를 형성한 TAB테이프에 있어서, 상기 도체회로의 고주파신호를 전달하는 전송로 양측의 절연필름에 따라서 1개 내지 복수개의 홀을 형성하여 이 홀 내주면 또는 홀내 공간에 도체층을 형성하는 동시에 상기 도체회로의 전송로가 위치하는 측과 반대측의 절연필름 위에 그랜드층을 형성하고 이 그랜드층에 상기 홀내의 도체층을 연속시켜서 접속시킨것을 특징으로 하는 고주파반도체 데바이스용 TAB테이프.
  2. 절연필름위에 도체회로를 형성한 TAB테이프에 있어서, 그 도체회로위를 절연필름으로 덮는 동시에 상기 도체회로의 고주파회로를 전달하는 전송로 양측의 상하의 절연필름에 따라서 이 상하의 절연필름을 관통하는 1개 내지 복수개의 홀을 형성하고 이 홀 내주면 또는 홀내 공간에 도체층을 형성하는 동시에 상기도체회로의 전송로가 위치하는 측과 반대층의 상하의 절연 필름위에 그랜드층을 형성하고 이 그랜드층에 상기 홀내의 도체 층을 연속시켜서 접속시킨 것을 특징으로 하는 고주파 반도체 데바이스용 TAB테이프.
KR1019890017850A 1988-12-13 1989-12-04 고주파 반도체 데바이스용 tab테이프 KR930002515B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP88-314400 1988-12-13
JP63-314400 1988-12-13
JP63314400A JP2687152B2 (ja) 1988-12-13 1988-12-13 高周波半導体デバイス用のｔａｂテープ

Publications (2)

Publication Number Publication Date
KR900010967A KR900010967A (ko) 1990-07-11
KR930002515B1 true KR930002515B1 (ko) 1993-04-03

Family

ID=18052895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017850A KR930002515B1 (ko) 1988-12-13 1989-12-04 고주파 반도체 데바이스용 tab테이프

Country Status (3)

Country Link
US (1) US5087530A (ko)
JP (1) JP2687152B2 (ko)
KR (1) KR930002515B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH0629428A (ja) * 1992-07-07 1994-02-04 Mitsubishi Electric Corp 半導体装置
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5448020A (en) * 1993-12-17 1995-09-05 Pendse; Rajendra D. System and method for forming a controlled impedance flex circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4621278A (en) * 1981-12-30 1986-11-04 Sanyo Electric Co., Ltd. Composite film, semiconductor device employing the same and method of manufacturing
JPS61142749A (ja) * 1984-12-14 1986-06-30 Mitsubishi Electric Corp テ−プキヤリア装置
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
JPS6484625A (en) * 1987-09-28 1989-03-29 Toshiba Corp Semiconductor integrated circuit device using film carrier

Also Published As

Publication number Publication date
JPH02159013A (ja) 1990-06-19
KR900010967A (ko) 1990-07-11
US5087530A (en) 1992-02-11
JP2687152B2 (ja) 1997-12-08

Similar Documents

Publication Publication Date Title
US6777622B2 (en) Wiring boards
US4777718A (en) Method of forming and connecting a resistive layer on a pc board
US5030800A (en) Printed wiring board with an electronic wave shielding layer
US6342681B1 (en) Surface mount coupler device
EP0439928B1 (en) Directional stripline structure and manufacture
KR970067822A (ko) 반도체장치의 제조방법 및 반도체장치의 패키지
US4856184A (en) Method of fabricating a circuit board
US20020104669A1 (en) Methods and apparatus for shielding printed circuit board circuits
GB1106985A (en) Method of making multilayer circuit boards
JPS5819160B2 (ja) 多層プリント回路板
EP0139431B1 (en) Method of mounting a carrier for a microelectronic silicon chip
US5220135A (en) Printed wiring board having shielding layer
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
KR930002515B1 (ko) 고주파 반도체 데바이스용 tab테이프
US5183711A (en) Automatic bonding tape used in semiconductor device
JPH1168313A (ja) プリント配線基板
JPH07283579A (ja) シールド型フレキシブル配線板
US11140769B1 (en) Flexible circuit board and method for manufacturing the same
US5763060A (en) Printed wiring board
JPS575356A (en) Hybrid integrated circuit device
JPH0720943Y2 (ja) 多層プリント配線板
JPH04306507A (ja) フラットケーブル
JPS62128197A (ja) 多層プリント配線板
JPH04139783A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JPH07263869A (ja) 電子部品搭載用基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060327

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee