JPH0215422Y2 - - Google Patents

Info

Publication number
JPH0215422Y2
JPH0215422Y2 JP1980136420U JP13642080U JPH0215422Y2 JP H0215422 Y2 JPH0215422 Y2 JP H0215422Y2 JP 1980136420 U JP1980136420 U JP 1980136420U JP 13642080 U JP13642080 U JP 13642080U JP H0215422 Y2 JPH0215422 Y2 JP H0215422Y2
Authority
JP
Japan
Prior art keywords
transistor
clamp
composite video
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980136420U
Other languages
English (en)
Other versions
JPS5760479U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980136420U priority Critical patent/JPH0215422Y2/ja
Publication of JPS5760479U publication Critical patent/JPS5760479U/ja
Application granted granted Critical
Publication of JPH0215422Y2 publication Critical patent/JPH0215422Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、テレビジヨン、VTR、CRTデイス
プレー等の複合映像信号−即ち映像信号である白
黒信号情報、カラー信号情報の他にCRTに像を
写させるに必要な偏向回路系を制御する水平、及
び垂直等の同期信号を含む混成信号−をキヤパシ
タ結合で交流信号分のみを入力として受け、入力
信号レベルの変化にかかわらず所定の直流レベル
の上に上記複合映像信号成分のレベルの最も大き
な信号の先端をクランプした上で以下直結伝送に
供するためのクランプ回路の改良に関するもので
ある。
従来この種のクランプ回路は第1図に示すごと
く、一般に低い信号源インピーダンス9の複合映
像信号源(エミツタホロワー出力等)10からキ
ヤパシタ8を介して信号をうけ、このキヤパシタ
8の容量値と抵抗1,2,4とトランジスタ3と
ダイオード5とで構成するクランプ回路で上記説
明のクランプ動作を行つてから、次段に直結で高
い入力インピーダンスをもつようにエミツタホロ
ワー回路としたトランジスタ6、抵抗7等のバツ
フア増幅器を接続し、そのあとに所定のレベルシ
フト増幅器、もしくは増幅器、あるいは変調回路
等を接続していることが多かつた。しかるに、上
記信号源10の信号レベルが、ある値をこえる
と、クランプされた複合映像信号のうち同期信号
の先端がどんどん削りとられてしまう現象が発生
する。またこれは逆に第1図において、トランジ
スタ6のベース電流Ibが大きくなる(即ちトラン
ジスタ6のコレクタ電流値が一定としても、電流
増幅率hFEが低くなるに従つてそのベース電流が
増加する)ことによつても信号源抵抗9を大きく
したときと同じ効果が現れることが知られてい
る。したがつて上に記したようなクランプ回路を
設計した場合トランジスタ6のhFEのバラツキと
信号源インピーダンスの大きさによつて、複合映
像信号の中の同期信号の先端が削りとられる現象
が生じ通常のトランジスタのhFEの範囲即ち下限
50〜60から上限200位までの範囲のものを(利用
する場合、信号源インピーダンスは300Ω以下に
しなければならないことが経験的にわかつてい
る。しかるに、集積回路のごとく、個別の内蔵ト
ランジスタ素子のhFEの選別使用ができない回路
ではトランジスタ素子のhFEのバラツキ幅が更に
大きくても実用に耐える回路でなくては、歩留り
低下、ひいてはコスト高になり、競争に耐えられ
なくなる。また一方、信号源のインピーダンス
も、前段のフイルタ効果、負荷の重さ等を考える
と整合インピーダンスは1kΩ以上になることが
しばしばあり、低インピーダンスに変換して、次
段からみた信号源インピーダンスを低くするため
には、エミツタホロワー回路などインピーダンス
変換を行うトランジスタ回路を必要とするため、
コストアツプになることから1kΩ程度の高い信
号源インピーダンスで次段につなぎたい要求が多
くなつてきている。
本考案の目的は使用トランジスタのhFEが広い
範囲でバラツいても正常にクランプ動作をする複
合映像信号のクランプ回路を提供することにあ
る。
本考案によれば、バイアス電圧源と、バイアス
電圧源に接続されたクランプダイオードと、クラ
ンプダイオードに接続されたバツフア増幅回路
と、内部インピーダンスRgである複合映像信号
源と、クランプダイオードとバツフア増幅回路と
の接続点を複合映像信号源に接続するコンデンサ
とを有し、上記複合映像信号源からの複合映像信
号に含まれる同期信号レベルが上記内部インピー
ダンスと上記クランプダイオードの動作インピー
ダンスとによつて縮少されるところの最大限許容
できる縮少率をPnaxとするとき上記クランプダイ
オードに流れるバイアス電流IDfが IDf≦K・T/q・Rg・Pnax 但し、k:ボルツマン定数 T:絶対温度 q:電子の電荷重 を満足する複合映像信号クランプ回路を得る。
次に、図面を参照して本考案をより詳細に説明
する。
まず、バツフア増幅器のトランジスタのhFE
低くても、また信号源インピーダンスが大きくて
も、複合映像信号中の同期信号の先端が削り取ら
れないという要求を満足するための要件を第1図
の回路で説明する。すなわち、第1図の回路で
は、抵抗1,2,4とトランジスタ3を用いてバ
イアス源を構成し、トランジスタ3のエミツタ直
流電圧をもとにしてクランプダイオード5のカソ
ード電圧をクランプ回路の基準電圧としており、
同時にバツフア段であるトランジスタ6のベース
電流即ちバイアス電流をダイオード5を介して供
給している。しかるにトランジスタ6のhFEが今
50〜200の間バラツクとし、そのコレクタ電流が
600μAと仮定するとベース電流Ib6は3μA〜12μA
のバラツキを生じる。この電流はすべてダイオー
ド5を通つて供給されるため、ダイオードの交流
インピーダンスγD5は、電極部やバルクの抵抗を
無視できるとすると、次式で表される。
γD5=k・T/q・IDf …(1) 但し、IDf:ダイオード5の順電流 k:ボルツマン定数 T:絶対温度 q:電子の電荷量 上記Ib6=IDfであるからこの値を適用するとIb6
が3μA〜12μAに対しγD5の値はおよそ2.2kΩ〜
8.7kΩと計算される。
クランプ回路は、第1図で云えば第2図のよう
な複合映像信号源を出力する信号源10、信号源
(直列)抵抗9をクランプキヤパシタ8を介して
クランプダイオード5のカソードに加え、ここで
複合映像信号のうちレベルのもつとも大きい(負
側)同期信号成分の先端でクランプし、次段のバ
ツフア段トランジスタ6に直結で加える構成をと
つている。今繰り返し同じレベルの入力信号が加
えられる場合、クランプ回路は、クランプダイオ
ードの一方向性を利用して一番レベルの低い(高
い)部分だけ導通しそのレベル低下では、クラン
プキヤパシタに貯えられた電荷によつてクランプ
ダイオードはカツトオフされ、次段に消費される
エネルギーだけを同期信号の尖端でクランプダイ
オードの導通によつて補い、クランプレベルを維
持している。今、信号源インピーダンス9のイン
ピーダンス値Rgが、導通するクランプダイオー
ドの交流インピーダンスγD5にくらべて十分無視
できない値であると、信号レベルeは二つのイン
ピーダンスで分割され、クランプダイオードに印
加される信号レベルeDは eD=γD5/Rg+γD5×e …(2) 今、同期信号のみが導通すると仮定すると信号
レベルのダイオードのカソードに伝えられる割合
Kは k=eD/e=γD5/Rg+γD5 …(3) スライスされ切りとられる割合、すなわち縮少
率PはP=e−eD/e=1−Kで与えられるから、 上式からγD5=Rg/1−K=k・T/q・IDf …(4) ∴R5/P=k・T/q・IDf ∴IDf=k・T/q・Rg・P …(5) (5)式から、最大限許容できる同期信号の縮少率
をPnaxとすると、クランプダイオード5の順方向
電流IDfを IDf≦k・T/q・Rg・Pnax …(6) となるように定めると問題は解決する。実測にお
いても、ほぼ計算式(6)と結果は一致する。
実際問題として、実用上Pnaxは5〜10%即ち
0.05〜0.1に指定されるので例えば、Rg=500Ω
Pnax=0.1と仮定すると IDf≦5.2μA …(7) が得られトランジスタ6のベース電流も等しく
5.2μA以下を保つ必要がある。トランジスタ6の
コレクタ電流を600μAとすれば、hFEは600/5.2=115 以上なければならないことになる。集積回路等の
ようにhFEが50でも、特性を満足する手段として
は、第1図の回路のままではトランジスタ6の
hFEが低くなることもあり不十分である。本考案
はまず(6)式と実測値がほぼ一致することから、ト
ランジスタ6のベース電流に等しいクランプダイ
オード5の電流を減らすためには、トランジスタ
6の見かけ上のベース電流をへらす方法としては
二段バツフアとして第3図に示すような回路を用
いている。第1図と共通なところは第1図の番号
に10を加えた番号で対応している。トランジスタ
16の前にトランジスタ16とともにダーリント
ン回路を構成するトランジスタ22と抵抗21と
を新しく加えている。このようにすることによ
り、トランジスタ16に第1図と同じく600μAの
コレクタ電流を流すとしても新しく加えたトラン
ジスタ22はトランジスタ16を駆動するに十分
な電流、例えばhFE=50のとき12μAと抵抗21に
流れる電流による電圧降下がトランジスタ16を
駆動できる電圧約700mVを満すように抵抗21
との関係を決めてやれば抵抗21を14kΩとすれ
ば700mVの電圧降下を生じるには約50μAが必要
であわせて62μAをトランジスタ22のエミツタ
に流せばよい。最近のトランジスタ素子はコレク
タ電流として600μAが60μAに変化してもhFEの低
下はせいぜい80%程度であるからhFE=50が80%
の40になつても、ベース電流は60/40=1.55μAと先 に計算した5.2μAを十分下まわり特性は十分満足
する。又バツフア段の入力インピーダンスもクラ
ンプダイオードの導通インピーダンスに比して十
分高くとれることは説明するまでもない。第3図
の抵抗21を無限大にした場合にはいわゆるダー
リントン接続であり、抵抗21に流れる電流がト
ランジスタ16のエミツタ電流より小さくなるよ
うな大きさにとり、適当な値を選ぶことができ
る。
以上説明したごとく本考案によれば同期信号部
分が、削りとられて縮少、又はカツトされる現象
が信号源インピーダンスの大きさや、回路のトラ
ンジスタ素子のhFEのバラツキに対しきわめて容
易にさけることができる複合映像信号のクランプ
回路を実現しうる。
第4図は、第3図の抵抗17を定電流回路によ
る負荷としてトランジスタ111におきかえトラ
ンジスタ116の電流変動を少くするよう工夫さ
れた他の実施例を示している。尚、第1図と同じ
素子には第1図の番号に100を加え、第3図で新
しく加えたものに対応するものにはその番号に
100を加えてある。その他バイアス回路は抵抗1
01,113に加えて、トランジスタ103、ク
ランプダイオード105の温度特性を改良するた
めの温度補償ダイオード112,114を加えて
ある。
このように、本考案は上記実施例に限られるも
のでないことは明らかである。
【図面の簡単な説明】
第1図は従来のクランプ回路の回路図である。
第2図は複合映像信号を示す図である。第3図は
本考案の一実施例を示す回路図である。第4図は
本考案の他の実施例を示す回路図である。 1,2,4,7,11,12,14,21,1
7,101,113,104,121…抵抗、
3,6,13,16,22,103,111,1
16,122…トランジスタ、5,15,10
5,112,114…ダイオード、8,18,1
08…コンデンサ、9,19,109…信号源イ
ンピーダンス、10,20,110…複合映像信
号源。

Claims (1)

  1. 【実用新案登録請求の範囲】 バイアス電圧源と、該バイアス電圧源に接続さ
    れたクランプダイオードと、該クランプダイオー
    ドに接続されたバツフア増幅回路と、内部インピ
    ーダンスがRgである複合映像信号源と、前記ク
    ランプダイオードと前記バツフア増幅回路との接
    続点を前記複合映像信号源に接続するコンデンサ
    とを有し、前記複合映像信号源からの複合映像信
    号に含まれる同期信号レベルが上記内部インピー
    ダンスと上記クランプダイオードの動作インピー
    ダンスとによつて縮少されるところの最大限許容
    できる縮少率をPnaxとするとき前記クランプダイ
    オードに流れるバイアス電流IDfが IDf≦K・T/q・Rg・Pnax 但し、k:ボルツマン定数 T:絶対温度 q:電子の電荷量 を満足することを特徴とするクランプ回路。
JP1980136420U 1980-09-25 1980-09-25 Expired JPH0215422Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980136420U JPH0215422Y2 (ja) 1980-09-25 1980-09-25

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980136420U JPH0215422Y2 (ja) 1980-09-25 1980-09-25

Publications (2)

Publication Number Publication Date
JPS5760479U JPS5760479U (ja) 1982-04-09
JPH0215422Y2 true JPH0215422Y2 (ja) 1990-04-25

Family

ID=29496534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980136420U Expired JPH0215422Y2 (ja) 1980-09-25 1980-09-25

Country Status (1)

Country Link
JP (1) JPH0215422Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56102174U (ja) * 1979-12-29 1981-08-11

Also Published As

Publication number Publication date
JPS5760479U (ja) 1982-04-09

Similar Documents

Publication Publication Date Title
JPH0215422Y2 (ja)
US5721594A (en) Video differential bus receiver for audio/video interconnection
KR100629733B1 (ko) 키네스코프 빔 전류 측정 펄스에서 오버슈트를 억제하기위한 장치
JP3251086B2 (ja) ガンマ補正回路
CN1157932C (zh) 显像管驱动集成电路的显象管自动偏置接口电路
JPH1197954A (ja) 増幅回路
JP3014121B2 (ja) 雑音除去回路
JPH0918745A (ja) 映像信号クランプ回路
JPH0247616Y2 (ja)
JPH05259748A (ja) ビデオ出力回路
JPH1041750A (ja) 利得制御周波数変換回路
JPS5980027A (ja) オ−デイオ信号伝送方式
US4319143A (en) Impedance converting circuit
JPH0514767A (ja) クランプ回路
JP3534275B2 (ja) 電流源及び集積回路
JPH02188012A (ja) 非線形信号圧縮回路
JPS5912803Y2 (ja) 温度補償付検波装置
JPH02135810A (ja) 利得制御回路
JPH0419750B2 (ja)
JPH0713332Y2 (ja) γ補正回路
JPS5819886Y2 (ja) カラ−テレビジヨン受像機
Hellstrom Design of transistor vertical deflection output and driver stages
JP2797504B2 (ja) 電力増幅回路
JPH09163387A (ja) ガンマ補正回路
JPS63178609A (ja) 出力回路