JPH02151904A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JPH02151904A
JPH02151904A JP30649488A JP30649488A JPH02151904A JP H02151904 A JPH02151904 A JP H02151904A JP 30649488 A JP30649488 A JP 30649488A JP 30649488 A JP30649488 A JP 30649488A JP H02151904 A JPH02151904 A JP H02151904A
Authority
JP
Japan
Prior art keywords
output
user program
input
direct
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30649488A
Other languages
English (en)
Inventor
Masahiko Fukuda
昌彦 福田
Kengo Ueki
植木 健五
Toshihiko Asai
浅井 利彦
Taiji Kuki
九鬼 泰治
Shigeaki Tani
谷 重明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keyence Corp
Original Assignee
Keyence Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keyence Corp filed Critical Keyence Corp
Priority to JP30649488A priority Critical patent/JPH02151904A/ja
Publication of JPH02151904A publication Critical patent/JPH02151904A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データの入力、ユーザプログラムの実行、実
行結果に基づく出力をサイクリックに行って、システム
の制御を行うプログラマブルコントローラに関するもの
である。
〔従来の技術〕
システムのシーケンス制御を行うプログラマブルコント
ローラは、入力データを取り込んでユーザプログラムを
実行し、この実行結果に基づいて出力を行うことを1サ
イクルとしてスキャンを行っている。
〔発明が解決しようとする課題〕
プログラマブルコントローラの出力として、通常リレー
が用いられるが、この出力リレーは、スキャンタイムの
最後にリフレッシュされるもので、ユーザプログラムの
実行中にON、OFFの変更を行うことができないもの
である。
また、ユーザプログラム実行中に出力リレーをリフレッ
シュする特別な命令を有するプログラマブルコントロー
ラも存在するが、ユーザプログラム中で通常の出力命令
と同様に扱えない為、ブロダラムの作成が困難であると
いう問題点を有するものである。
本発明は、上記問題点に鑑みて、ユーザプログラムを実
行中に、ユーザプログラム中から通常の′出力命令を用
いて、ダイレクト出力の可能なプログラマブルコントロ
ーラを提供することを目的とするものである。
〔課題を解決するための手段〕
本発明は、上記目的を達成するために、外部よりデータ
が入力されるデータ入力手段と、ユーザプログラム、入
出力データ等が格納されるRAMと、制御プログラム等
が記憶されているROMと、前記データ入力手段により
入力されたデータに基づいてユーザプログラムを実行す
るユーザプログラム処理手段と、該ユーザプログラム処
理手段の処理結果を出力する出力手段と、該出力手段に
対してユーザプログラム中の出力命令でダイレクト出力
を実行可能にするダイレクト出力イネーブル信号を発生
ずる個別出力イネーブル回路と、を有するプログラマブ
ルコントローラを構成するものである。
〔作用〕
本発明に係るプログラマブルコントローラは、上述のよ
うな構成でなり、個別出力イネーブル回路がダイレクト
出力イネーブル信号を発生している時は、ユーザプログ
ラム中の出力命令でダイレクト出力の実行を可能にし、
出力のリフレッシュ時以外でも出力の変更を可能にする
ものである。
〔実施例〕
本発明の詳細を図示した実施例に基づいて説明する。
第1図は、本発明に係るプログラマブルコントローラの
説明用簡略ブロック図である。
図中1は、外部よりデータを入するデータ入力手段であ
り、該データ入力手段1は、複数の入力端子を含み、キ
ースイッチ、近接スイッチ、光電スイッチ等が接続され
て、データが入力されるものである。
2は、シーケンス制御を行う為のユーザプログラム、入
出力データ等が格納されるRAMである。
3は、プログラマブルコントローラ本体4の制御プログ
ラム等を記憶しているROMである。
5は、データ入力手段1によって入力されるデータに基
づいて、RAM2に格納されているユーザプログラムを
実行する為のユーザプログラム処理手段であり、マイク
ロプロセッサによって構成される中央演算装置(以下C
PUと称す)6で実現されるものである。
7は出力手段8に対してユーザプログラム中の出力命令
でダイレクト出力命令を実行可能にするダイレクト出力
イネーブル信号を発生する個別出力イネーブル回路であ
る。
第2図は、個別出力イネーブル回路7及び出力回路14
の説明図である。
即ち、個別出力イネーブル回路7は、出力リレーを変更
する時に発生される書き込み信号Wとダイレクト出力イ
ネーブル選択信号H3P5とが入力されるNAND9と
、データ端子りにダイレクト出力命令H3Pの入力信号
が入力され、クロック端子CLKにNAND9の出力信
号が入力されるD−フリップフロップ10とからなる。
11はリフレッシュ回路であり、書き込み信号Wとリフ
レッシュ選択信号R3が入力されるNAND12と、N
AND12の出力信号がクロック端子CLKに′入力さ
れるD−フリップフロップ13とからなるものである。
出力回路14は、個別出力イネーブル回路7及びリフレ
ッシュ回路11の出力信号が入力される0R15と、0
R15、書き込み信号W、出力選択信号O3が入力され
るNAND16と、NAND16の出力がクロック端子
CLKに入力され、出力データがデータ端子りに入力さ
れるD−フリップフロップ17とからなる。
しかして、出力回路14の出力は、出力リレー18に入
力されている。
例えば、アドレスNo、0500の出力リレーをユーザ
プログラム中でダイレクト出力可能にする為に、第3図
のラダーチャートに示すようなプログラムを組むものと
する。
即ち、出力命令OU TO500の実行は、H3PO5
00の入力リレーによってイネーブル、ディスイネーブ
ルの選択が行われるもので、HS PO500命令の入
力リレーがONの時0UTO500によってダイレクト
出力を可能とし、HS PO500命令の入力リレーが
OFFの時、OU TO500命令があってもダイレク
ト出力を行なわない。
第2図において、リフレッシュ回路11のD−フリップ
フロップ13はユーザプログラム終了後の出力リレーの
一括リフレッシュ時のみ、出力Qが旧ghになるように
IIJ 4卸されている。
このことから出力回路14の0R15はONL、Dフリ
ップフロップ17は一括リフレッシュ時の出力リレー0
500の情報を出力する。
また、個別出力イネーブル回路7において、スキャン開
始前のD−フリップフロップ10の出力QはLowであ
る。
H3P命令の入力リレーがONの時、D−フリップフロ
ップ10は、H3P命令の入力を取り込んで、出力Qが
Highとなり、I(SP命令の入力リレーがOFFの
時にはD−フリップフロップlOの出力QはLowとな
る。
D−フリップフロップ10の出力Qが旧ghの時には、
出力回路14の0R15はONとなり、これよりD−フ
リップフロップ17はユーザプログラムの0UTO50
0命令によって出力Qを旧ghにする。
H3P命令の入力リレーがOFFで、D−フリップフロ
ップ10の出力QがLoivの時には、D−フリップフ
ロップ17の出力QはLo−のままで、出力リレー18
の変更は行われない。
このことから、H3P命令の入力リレーをON。
OFFすることによって、ダイレクト出力イネーブル、
ディスイネーブルを管理することができ、ユーザプログ
ラム中から出力命令でダイレクト出力を実行させること
が可能となるものである。
尚、ダイレクト出力ディスイネーブルの場合は、H3P
命令を省略することも可能である。
〔発明の効果〕
本発明に係るプログラマブルコントローラは上述のよう
にしてなり、ユーザプログラム中でダイレクト出力イネ
ーブル命令と出力命令とを組み込4゜ むことによって、ユーザプログラム実行中の任意の時点
でダイレクト出力を行うことができるものである。
また、この出力の変更は個々の出力リレーについて行う
ことができるものである。
また、同じユーザプログラムを異なる装置に用いた時に
、ダイレクト出力の必要が生じた時にはダイレクト出力
のイネーブル命令を追加するだけでよいので、もとのプ
ログラムを詳細に検討する必要がなくなるものである。
【図面の簡単な説明】
第1図は本発明に係るプログラマブルコントローラの説
明用簡略ブロック図、第2図は個別イネーブル回路及び
出力回路の説明図、第3図はユーザプログラムの一例を
示すラダーチャートである。 1:データ入力手段、  2 : RAM。 3:ROM。 4:プログラマブルコントローラ、 5ニユ一ザブログラム処理手段、 6:−CPU。 7二個別出カイネーブル回路、 8:出力手段、      9 : NAND、10:
D−フリップフロップ、 11:リフレッシュ回路、 12:NAND、13:D
−フリップフロップ、

Claims (1)

  1. 【特許請求の範囲】 1)外部よりデータが入力されるデータ入力手段と、ユ
    ーザプログラム、入出力データ等が格納されるRAMと
    、 制御プログラム等が記憶されているROMと、前記デー
    タ入力手段により入力されたデータに基づいてユーザプ
    ログラムを実行するユーザプログラム処理手段と、 該ユーザプログラム処理手段の処理結果を出力する出力
    手段と、 該出力手段に対してユーザプログラム中の出力命令でダ
    イレクト出力を実行可能にするダイレクト出力イネーブ
    ル信号を発生する個別出力イネーブル回路と、 を有するプログラマブルコントローラ。
JP30649488A 1988-12-02 1988-12-02 プログラマブルコントローラ Pending JPH02151904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30649488A JPH02151904A (ja) 1988-12-02 1988-12-02 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30649488A JPH02151904A (ja) 1988-12-02 1988-12-02 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JPH02151904A true JPH02151904A (ja) 1990-06-11

Family

ID=17957697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30649488A Pending JPH02151904A (ja) 1988-12-02 1988-12-02 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JPH02151904A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116210A (ja) * 1986-11-05 1988-05-20 Mitsubishi Electric Corp シ−ケンスコントロ−ラの入出力制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116210A (ja) * 1986-11-05 1988-05-20 Mitsubishi Electric Corp シ−ケンスコントロ−ラの入出力制御方式

Similar Documents

Publication Publication Date Title
KR910017301A (ko) 제어 집중 시스템
JPH02151904A (ja) プログラマブルコントローラ
JPH08166835A (ja) クロック発生回路
JPS5914005A (ja) マイクロコンピユ−タによるシ−ケンス制御方式
JPH0573296A (ja) マイクロコンピユータ
JPH10105212A (ja) 表示制御システム
JPS5971557A (ja) 半導体集積回路装置
JPS6073748A (ja) 内部タイマ回路方式
KR920006970B1 (ko) 프로그래머블 콘트롤러의 연산처리장치
JPH0267655A (ja) メモリ制御回路
JPH0716188Y2 (ja) テストモード指定回路
JPH05233026A (ja) マイクロコンピュータ回路
JPS6184705A (ja) プログラマブルコントロ−ラのユ−ザプログラムの変更法
JPS61151745A (ja) 割込処理方式
KR940004996Y1 (ko) 피엘씨의 시퀀스명령 고속처리 시스템
JPH025103A (ja) プログラマブルコントローラ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH03257608A (ja) マイクロコンピューター
JPS638937A (ja) シングルチツプマイクロコンピユ−タ
JPS6143302A (ja) シ−ケンスコントロ−ラ
JPH02263256A (ja) マイクロコンピュータ及びコントローラ
JPS63165929A (ja) 情報処理システム
JPH02205987A (ja) 演算処理システム
JPH02189666A (ja) マイクロコンピュータの制御回路
JPH06259264A (ja) クロック制御回路