JPH02149050A - データ通信制御装置 - Google Patents
データ通信制御装置Info
- Publication number
- JPH02149050A JPH02149050A JP63300913A JP30091388A JPH02149050A JP H02149050 A JPH02149050 A JP H02149050A JP 63300913 A JP63300913 A JP 63300913A JP 30091388 A JP30091388 A JP 30091388A JP H02149050 A JPH02149050 A JP H02149050A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- interfaces
- clock
- communication
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、１凹線に電気的特性の異なる複数のインタ
フェースを持つ同期式のシリアルデータ通信制御装置に
関する。
フェースを持つ同期式のシリアルデータ通信制御装置に
関する。
（従来の技術）
この種のデータ通信制御装置では、複数のインタフェー
スのうち回線を介して通信相手装置と接続されている唯
一のインタフェースを、送信データに対するパラレル／
シリアル変換並びに受信データに対するシリアル／パラ
レル変換を行う通信ＬＳＩに切替え接続することにより
、上記通信相手装置との間で同期式のシリアルデータ通
信制御を行うようになっている。このインタフェースの
切替え指定は、従来はユーザ指定により、プログラマフ
ルに行うか、或はハードウェアスイッチ等により行われ
るのが一般的である。
スのうち回線を介して通信相手装置と接続されている唯
一のインタフェースを、送信データに対するパラレル／
シリアル変換並びに受信データに対するシリアル／パラ
レル変換を行う通信ＬＳＩに切替え接続することにより
、上記通信相手装置との間で同期式のシリアルデータ通
信制御を行うようになっている。このインタフェースの
切替え指定は、従来はユーザ指定により、プログラマフ
ルに行うか、或はハードウェアスイッチ等により行われ
るのが一般的である。
このような複数のインタフェースを持つデータ通信制御
装置において、回線接続に関する初期トラブルの多くは
、ユーザによるコマンドを用いたインタフェース指定の
誤り、或はスイッチの設定誤りによるものが殆どである
。このような場合、実際にはデータ通信制御装置の故障
ではないのに、装置自体の故障として調査が行われ、多
くの時間が無駄に費やされてしまう。
装置において、回線接続に関する初期トラブルの多くは
、ユーザによるコマンドを用いたインタフェース指定の
誤り、或はスイッチの設定誤りによるものが殆どである
。このような場合、実際にはデータ通信制御装置の故障
ではないのに、装置自体の故障として調査が行われ、多
くの時間が無駄に費やされてしまう。
（発明が解決しようとする課題）
上記したように１回線に電気的特性の異なる複数のイン
タフェースを持つ従来のデータ通信制御装置では、通信
ＬＳＩに切替え接続するインタフェースがユーザによっ
て指定されていたため、回線（を介して通信相手装置）
と接続されていないインタフェースが誤って指定される
虞れがあった。
タフェースを持つ従来のデータ通信制御装置では、通信
ＬＳＩに切替え接続するインタフェースがユーザによっ
て指定されていたため、回線（を介して通信相手装置）
と接続されていないインタフェースが誤って指定される
虞れがあった。
したがってこの発明の解決すべき課題は、電気的特性の
異なる複数のインタフェースのうち実際に回線を介して
通信相手装置と接続されている唯一のインタフェースを
自動的に検出して通信ＬＳＩに切替え接続できるように
することである。
異なる複数のインタフェースのうち実際に回線を介して
通信相手装置と接続されている唯一のインタフェースを
自動的に検出して通信ＬＳＩに切替え接続できるように
することである。
［発明の構成］
（課題を解決するための手段）
この発明は、１回線に電気的特性の異なる複数のインタ
フェースを持ち、同期式のシリアルデータ通信制御を行
うデータ通信制御装置に、回線制御および送受信データ
処理を司るマイクロプロセッサと、上記複数のインタフ
ェースの１つを選択して通信ＬＳＩに電気的に接続する
ための選択手段と、上記複数のインタフェースのそれぞ
れにおける送信用クロックおよび受信用クロックを入力
するための入力手段とを設け、この入力手段によって入
力される各インタフェースのクロックの状態をマイクロ
プロセッサにおいて監視することにより、実際に回線を
介して通信相手装置と接続されている唯一のインタフェ
ースを判別し、この判別したインタフェースが上記選択
手段によって選択されるように同選択手段を上記マイク
ロプロセッサが制御するようにしたことを特徴とする。
フェースを持ち、同期式のシリアルデータ通信制御を行
うデータ通信制御装置に、回線制御および送受信データ
処理を司るマイクロプロセッサと、上記複数のインタフ
ェースの１つを選択して通信ＬＳＩに電気的に接続する
ための選択手段と、上記複数のインタフェースのそれぞ
れにおける送信用クロックおよび受信用クロックを入力
するための入力手段とを設け、この入力手段によって入
力される各インタフェースのクロックの状態をマイクロ
プロセッサにおいて監視することにより、実際に回線を
介して通信相手装置と接続されている唯一のインタフェ
ースを判別し、この判別したインタフェースが上記選択
手段によって選択されるように同選択手段を上記マイク
ロプロセッサが制御するようにしたことを特徴とする。
（作用）
上記の構成によれば、複数のインタフェースのそれぞれ
における送信用クロックおよび受信用クロックを入力し
て監視することにより、実際に回線を介して通信相手装
置と接続されている唯一のインタフェース、即ち実際に
使用されるインタフェースがマイクロプロセッサによっ
て検出され、この検出されたインタフェースが通信ＬＳ
Ｉに自動的に切替え接続される。
における送信用クロックおよび受信用クロックを入力し
て監視することにより、実際に回線を介して通信相手装
置と接続されている唯一のインタフェース、即ち実際に
使用されるインタフェースがマイクロプロセッサによっ
て検出され、この検出されたインタフェースが通信ＬＳ
Ｉに自動的に切替え接続される。
（実施例）
第１図はこの発明の一実施例に係るデータ通信制御装置
のブロック構成を示す。同図において、１１は回線制御
および送受信データ処理等を司るマイクロプロセッサ、
１２は回線に対する入出力データ変換（送信データに対
するパラレル／シリアル変換および受信データに対する
シリアル／パラレル変換）を行うプログラマブルなＬＳ
Ｉ（通信ＬＳ Ｉ）であるシリアル入出力インタフェー
ス（以下、ＳＩＯと称する）である。１３−１はＣＣＩ
ＴＴ（国際電信電話諮問委員会）で示されるところのｖ
、２８の電気的特性を持つ（各種インタフェース信号の
送受信を行うためのドライバ／レシーバ回路を有する）
インタフェース、１３−２は同様にｖ、１１の電気的特
性を持つインタフェース、１３−３は同様にｖ、３５の
電気的特性を持つインタフェースである。即ちインタフ
ェース１３−１〜１３−３はそれぞれインタフェース規
格を異にし、したがって異なる電気的特性を持つ。イン
タフェース１３−１〜１３−３のいずれか１つだけが回
線を介して通信相手装置と接続される。１４はインタフ
ェース１３−１〜１３−３の１つを５ＩＯ１２に電気的
に替え接続するためのセレクタ（ＳＥＬ）、１５はイン
タフェース１３−１〜１３−３のそれぞれにおいて入出
力される各種インタフェース信号のうちの送信用クロッ
クおよび受信用クロックをインタフェース別にマイクロ
プロセッサ１１が取込むための入力バアッファ（ＢＵＦ
）、１Ｂはマイクロプロセッサ１１がセレクタ１４に与
える選択制御情報を保持するためのレジスタ（ＲＥ Ｇ
）である。
のブロック構成を示す。同図において、１１は回線制御
および送受信データ処理等を司るマイクロプロセッサ、
１２は回線に対する入出力データ変換（送信データに対
するパラレル／シリアル変換および受信データに対する
シリアル／パラレル変換）を行うプログラマブルなＬＳ
Ｉ（通信ＬＳ Ｉ）であるシリアル入出力インタフェー
ス（以下、ＳＩＯと称する）である。１３−１はＣＣＩ
ＴＴ（国際電信電話諮問委員会）で示されるところのｖ
、２８の電気的特性を持つ（各種インタフェース信号の
送受信を行うためのドライバ／レシーバ回路を有する）
インタフェース、１３−２は同様にｖ、１１の電気的特
性を持つインタフェース、１３−３は同様にｖ、３５の
電気的特性を持つインタフェースである。即ちインタフ
ェース１３−１〜１３−３はそれぞれインタフェース規
格を異にし、したがって異なる電気的特性を持つ。イン
タフェース１３−１〜１３−３のいずれか１つだけが回
線を介して通信相手装置と接続される。１４はインタフ
ェース１３−１〜１３−３の１つを５ＩＯ１２に電気的
に替え接続するためのセレクタ（ＳＥＬ）、１５はイン
タフェース１３−１〜１３−３のそれぞれにおいて入出
力される各種インタフェース信号のうちの送信用クロッ
クおよび受信用クロックをインタフェース別にマイクロ
プロセッサ１１が取込むための入力バアッファ（ＢＵＦ
）、１Ｂはマイクロプロセッサ１１がセレクタ１４に与
える選択制御情報を保持するためのレジスタ（ＲＥ Ｇ
）である。
次に、第１図の構成の動作を説明する。
まず第１図のデータ通信制御装置では、１つの回線に対
してＣＣＩＴＴで定められたそれぞれＶ、２８． Ｖ、
１１． Ｖ、３５の電気的特性を持つ３種のインタフェ
ース１３−１．１３−２．１３−３のいずれか１つが任
意に接続可能であり、実際に回線接続された唯一のイン
タフェース１３−１ （ｉは０〜３のいずれか）を用い
て通信相手装置との間で同期式のシリアルデータ通信制
御が行われる。このような第１図の装置において、マイ
クロプロセッサｉｔは上記各インタフェース１３−３〜
１３−３のそれぞれ送信用クロックおよび受信用クロッ
クを、いずれも入力バアッファ（ＢＵＦ）１５を通して
取込んで監視する。上記インタフェース１３−１〜１３
−３における各クロックは、回線を介して実際に接続さ
れる通信相手装置から供給されるものであるため、実際
に使用されるインタフェースであるか否かは、これら各
クロックを監視することにより判別可能である。上記送
信用クロック、受信用クロックは、■、２８の電気的特
性を持つインタフェースｌ３−１の例では、それぞれＳ
Ｔ２クロック（回路番号１１４ ’） 、ＲＴクロック
（回路番号１１５）である。
してＣＣＩＴＴで定められたそれぞれＶ、２８． Ｖ、
１１． Ｖ、３５の電気的特性を持つ３種のインタフェ
ース１３−１．１３−２．１３−３のいずれか１つが任
意に接続可能であり、実際に回線接続された唯一のイン
タフェース１３−１ （ｉは０〜３のいずれか）を用い
て通信相手装置との間で同期式のシリアルデータ通信制
御が行われる。このような第１図の装置において、マイ
クロプロセッサｉｔは上記各インタフェース１３−３〜
１３−３のそれぞれ送信用クロックおよび受信用クロッ
クを、いずれも入力バアッファ（ＢＵＦ）１５を通して
取込んで監視する。上記インタフェース１３−１〜１３
−３における各クロックは、回線を介して実際に接続さ
れる通信相手装置から供給されるものであるため、実際
に使用されるインタフェースであるか否かは、これら各
クロックを監視することにより判別可能である。上記送
信用クロック、受信用クロックは、■、２８の電気的特
性を持つインタフェースｌ３−１の例では、それぞれＳ
Ｔ２クロック（回路番号１１４ ’） 、ＲＴクロック
（回路番号１１５）である。
マイクロプロセッサ１１は、上記したインタフェース１
３−３〜１３−３おける各クロックの監視により、実際
に使用されるインタフェース１３−１、即ち回線を介し
て通信相手装置と実際に接続されている唯一のインタフ
ェース１３−５を検出する。次にマイクロプロセッサ１
１は、検出したインタフェース１３−１がセレクタ１４
によって５ＩＯ１２に切替え接続されるように、同イン
タフェース１３−１をセレクタ１４が選択するための選
択制御情報をレジスタ（ＲＥ Ｇ）１４に設定する。こ
れによりセレクタ１４は、インタフェース１３−１〜１
３−３のうちマイクロプロセッサ１１の監視によって検
出されたインタフェース１３−１を３１０１２に電気的
に切替え接続する。
３−３〜１３−３おける各クロックの監視により、実際
に使用されるインタフェース１３−１、即ち回線を介し
て通信相手装置と実際に接続されている唯一のインタフ
ェース１３−５を検出する。次にマイクロプロセッサ１
１は、検出したインタフェース１３−１がセレクタ１４
によって５ＩＯ１２に切替え接続されるように、同イン
タフェース１３−１をセレクタ１４が選択するための選
択制御情報をレジスタ（ＲＥ Ｇ）１４に設定する。こ
れによりセレクタ１４は、インタフェース１３−１〜１
３−３のうちマイクロプロセッサ１１の監視によって検
出されたインタフェース１３−１を３１０１２に電気的
に切替え接続する。
このように本実施例では、インタフェース１３−１〜１
３−３の上記各クロックを監視して実際に回線を介して
通信相手装置と接続されている（実際に回線接続されて
いる）唯一のインタフェース１３−１を検出し、この検
出したインタフェース１３−１が３１０１２に切替え接
続されるようにセレクタ１４を制御するための動作が、
マイクロプロセッサ１１によってソフトウェア的に行わ
れる。以上の動作後に、この動作により５Ｉ０１２に切
替え接続されたインタフェース１３−１を介して実際の
データ送受信が行われる。即ち送信の場合であれば、マ
イクロプロセッサ１１は５ＩＯ１２に対して送信用のパ
ラレルデータをセットする。５ＩＯ１２は、セレクタ１
４によって電気的に接続されているインタフェース１３
−１の各インタフェース信号が所定の動作レベルであれ
ば、セットされた送信用パラレルデータをシリアルデー
タに変換する。このシリアルデータ（シリアル送信デー
タ）はセレクタ１４を介して同セレクタ１４により選択
されているインタフェース１３−１へ供給され、同イン
タフェース１３−１から回線を介して通信相手装置に送
出される。これに対して受信の場合であれば、送信の場
合と逆に、通信相手装置からのデータはセレクタ１４に
よって選択されているインタフェース１３−１→セレク
タ１４→５ＩＯ１２の経路でマイクロプロセッサ１１に
伝達される。
３−３の上記各クロックを監視して実際に回線を介して
通信相手装置と接続されている（実際に回線接続されて
いる）唯一のインタフェース１３−１を検出し、この検
出したインタフェース１３−１が３１０１２に切替え接
続されるようにセレクタ１４を制御するための動作が、
マイクロプロセッサ１１によってソフトウェア的に行わ
れる。以上の動作後に、この動作により５Ｉ０１２に切
替え接続されたインタフェース１３−１を介して実際の
データ送受信が行われる。即ち送信の場合であれば、マ
イクロプロセッサ１１は５ＩＯ１２に対して送信用のパ
ラレルデータをセットする。５ＩＯ１２は、セレクタ１
４によって電気的に接続されているインタフェース１３
−１の各インタフェース信号が所定の動作レベルであれ
ば、セットされた送信用パラレルデータをシリアルデー
タに変換する。このシリアルデータ（シリアル送信デー
タ）はセレクタ１４を介して同セレクタ１４により選択
されているインタフェース１３−１へ供給され、同イン
タフェース１３−１から回線を介して通信相手装置に送
出される。これに対して受信の場合であれば、送信の場
合と逆に、通信相手装置からのデータはセレクタ１４に
よって選択されているインタフェース１３−１→セレク
タ１４→５ＩＯ１２の経路でマイクロプロセッサ１１に
伝達される。
［発明の効果］
以上詳述したようにこの発明によれば、電気的特性の異
なる複数のインタフェースのうち実際に回線を介して通
信相手装置と接続されている唯一のインタフェースを自
動的に検出して通信ＬＳＩ（ＳＩＯ）に正しく切替え接
続できるので、回線接続に関する初期トラブルの発生が
防止できる。
なる複数のインタフェースのうち実際に回線を介して通
信相手装置と接続されている唯一のインタフェースを自
動的に検出して通信ＬＳＩ（ＳＩＯ）に正しく切替え接
続できるので、回線接続に関する初期トラブルの発生が
防止できる。
また、ユーザや装置据付は者とっては実際に使用されて
いるインタフェースを意識せずに回線接続が可能なため
便利となる。更にマイクロプロセッサが検出した実際に
使用されているインタフェースをユーザに通知すること
が可能となり、リモート保守を行う場合等において有効
な情報となる。
いるインタフェースを意識せずに回線接続が可能なため
便利となる。更にマイクロプロセッサが検出した実際に
使用されているインタフェースをユーザに通知すること
が可能となり、リモート保守を行う場合等において有効
な情報となる。
第１図はこの発明の一実施例に係るデータ通信制御装置
のブロック構成図である。 １１・・・マイクロプロセッサ、１２・・・シリアル入
出力インタフェース（ＳＩＯ，通信ＬＳＩ）、Ｈ−１〜
１３−３・・・インタフェース、１４・・・セレクタ（
Ｓ Ｅ Ｌ）、１５・・・入力バアッファ（ＢＵＦ）
、１６・・・レジスタ（ＲＥ Ｇ）。
のブロック構成図である。 １１・・・マイクロプロセッサ、１２・・・シリアル入
出力インタフェース（ＳＩＯ，通信ＬＳＩ）、Ｈ−１〜
１３−３・・・インタフェース、１４・・・セレクタ（
Ｓ Ｅ Ｌ）、１５・・・入力バアッファ（ＢＵＦ）
、１６・・・レジスタ（ＲＥ Ｇ）。
Claims (1)
- 【特許請求の範囲】 送信データに対するパラレル／シリアル変換並びに受信
データに対するシリアル／パラレル変換を行う通信ＬＳ
Ｉと、電気的特性の異なる複数のインタフェースとを備
え、上記複数のインタフェースのうち回線を介して通信
相手装置と接続された唯一のインタフェースを上記通信
ＬＳＩに電気的に接続することにより、上記通信相手装
置との間で同期式のシリアルデータ通信制御を行うデー
タ通信制御装置において、 回線制御および送受信データ処理を司るマイクロプロセ
ッサと、上記複数のインタフェースの１つを選択して上
記通信ＬＳＩに電気的に接続するための選択手段と、こ
の選択手段の制御に供される選択制御情報を保持するた
めの保持手段と、上記複数のインタフェースのそれぞれ
における送信用クロックおよび受信用クロックを入力す
るための入力手段とを具備し、 上記マイクロプロセッサは、上記入力手段によって入力
される上記各インタフェースのクロックの状態を監視し
て上記回線を介して上記通信相手装置と接続されている
インタフェースを判別し、この判別したインタフェース
を選択するための選択制御情報を上記保持手段に設定す
るように構成されていることを特徴とするデータ通信制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300913A JPH02149050A (ja) | 1988-11-30 | 1988-11-30 | データ通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63300913A JPH02149050A (ja) | 1988-11-30 | 1988-11-30 | データ通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02149050A true JPH02149050A (ja) | 1990-06-07 |
Family
ID=17890637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63300913A Pending JPH02149050A (ja) | 1988-11-30 | 1988-11-30 | データ通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007182713A (ja) * | 2006-01-06 | 2007-07-19 | Sanko Metal Ind Co Ltd | 安全レール装置 |
-
1988
- 1988-11-30 JP JP63300913A patent/JPH02149050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007182713A (ja) * | 2006-01-06 | 2007-07-19 | Sanko Metal Ind Co Ltd | 安全レール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0522261A (ja) | 通信装置内蔵マイクロコンピユータ | |
| WO2017196492A1 (en) | Two-wire line-multiplexed uart to four-wire high-speed uart bridging with integrated flow control | |
| JPS6410977B2 (ja) | ||
| US5719901A (en) | Data transmission system with V24 interfaces for control of bi-mode modems | |
| JPH02149050A (ja) | データ通信制御装置 | |
| JPH0522303A (ja) | 集線装置の誤接続検出装置 | |
| JP2841436B2 (ja) | 通信機能自己診断装置 | |
| AU579866B2 (en) | Apparatus for interfacing with x21 equipment | |
| JPH0362652A (ja) | データ通信制御装置 | |
| JPS62171349A (ja) | 通信制御装置 | |
| CN100466566C (zh) | 网络媒介连结的自动组态装置及方法 | |
| JPH0831891B2 (ja) | 切替装置 | |
| JPH0243846A (ja) | 回線終端装置 | |
| JP2687548B2 (ja) | 信号中継装置 | |
| JPH08191319A (ja) | データ通信システム | |
| KR0177727B1 (ko) | 폭삭/티엔피피 변환기와 중재기의 데이타 통신방법 | |
| JPH08191290A (ja) | 正常／異常判定装置 | |
| JPS63201861A (ja) | インタ−フエイス切替装置 | |
| JPH046146B2 (ja) | ||
| JPH06103904B2 (ja) | 通信方式 | |
| JP2845442B2 (ja) | Ｄｓｓコンソール装置 | |
| JPH0546551A (ja) | データ転送装置、データ転送システム及びデータ転送方法 | |
| JPH02104155A (ja) | データ通信装置 | |
| JPH0637846A (ja) | パラレル・シリアル自動切替送受信方式 | |
| JPS60200648A (ja) | 回線切替方法 |