JPS63201861A - インタ−フエイス切替装置 - Google Patents

インタ−フエイス切替装置

Info

Publication number
JPS63201861A
JPS63201861A JP3497787A JP3497787A JPS63201861A JP S63201861 A JPS63201861 A JP S63201861A JP 3497787 A JP3497787 A JP 3497787A JP 3497787 A JP3497787 A JP 3497787A JP S63201861 A JPS63201861 A JP S63201861A
Authority
JP
Japan
Prior art keywords
interface
switching
peripheral device
break signal
peripheral devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3497787A
Other languages
English (en)
Inventor
Koji Kanamaru
孝二 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP3497787A priority Critical patent/JPS63201861A/ja
Publication of JPS63201861A publication Critical patent/JPS63201861A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は複数の周辺装置のインターフェイスよりその一
つを選択し処理装置との接続を行うインターフェイス切
替装置に於いて、装置の選択に係わる操作の煩雑さの解
消並びに専用の装置を不用とすべく、周辺装置より送出
されるブレーク〔産業上の利用分野〕 本発明は処理装置に供する複数の周辺装置よりその一つ
を選択し、処理装置とのインターフェイス接続を行う切
替装置に係わり、特に処理装置に割り込み要求としてブ
レーク信号を送出する複数の周辺装置を用い、インター
フェイスの接続を制御するインターフェイス切替装置に
関するものである。
〔従来の技術〕
従来にあっては複数の周辺装置、例えば端末装置よりそ
の一つを選択し当該周辺装置と処理装置とのインターフ
ェイスを接続する切替装置にあっては、新たな信号線を
インターフェイスに敷設するとともに端末装置にて切替
操作を行う手段を敷設し切替を行うものの他、端末装置
より送られる特別な文字列(コマンド)を切り換え装置
で判別し、切替操作を行う方法、即ちコマンド方式が存
在した。
〔発明が解決しようとする問題点〕
上記従来技術にあっては、専用の入力手段及び〔問題点
を解決するための手段〕 本発明のインターフェイス切替装置原理ブロック図を第
1図に示す。
第1図図示インターフェイス切替装置に於いて、複数接
続される周辺装置から所定の時間ブレーク信号が送出さ
れたことを検出するブレーク信号検出部1と、処理装置
と複数の周辺装置とのインターフェイスの断続を行う切
替手段2と、ブレーク信号検出部1に従い該複数の周辺
装置の何れかを選択すべく切替手段2を制御しインター
フェイスを接続せしめる切替指示器3とを備えたことに
より解決される。
〔作用〕
本発明のインターフェイス切替装置は従来コマンドを用
いて切替操作を行っていたものをブレーク信号にて行う
ものである。例えば、何れの周辺装置のインターフェイ
スも処理装置と非接続の場合にあっては、何れかの周辺
装置より所定時間のブレーク信号を送出することにより
ブレーク信号検出部にて該ブレーク信号を送出した該処
理装置が検出される。この結果、切替手段により当該周
辺装置と処理装置とのインターフェイスを接続すること
により通常の通信動作が可能となる。
また、非選択となった周辺装置を選択する場合にあって
は、既に選択された周辺装置とのインターフェイス接続
が解除された後にて行うことが可能となる。
〔実施例〕
第2図に本発明の一実施例を示す。
第2図に於いてインターフェイスは例えばR3−232
Cを用いるものとし、それぞれの信号線はER(端末レ
ディ)、DR(データレディ)。
SD(送信データ)、及びRD(受信データ)である。
ここで、第3図インターフェイス接続例にホスト側に処
理装置を、周辺装置側に第1並びに第2の2台の端末装
置をそれぞれ接続した場合のインターフェイス制御のタ
イムチャートを第4図に、インターフェイス切替のタイ
ムチャートを第5図に示す。
第2図図示インターフェイス切替装置はデータ通信に先
立ち端末装置よりERを“1”に設定することにより処
理装置に伝送され、これと同時にカウンタ10,20は
SDより伝送されるブレーク信号に従いクロック回路3
0の出力するクロックのカウント動作が開始される。こ
こで例えば第1の端末装置よりSDIを介し与えられる
と、ゲート13の入力が双方とも“1”となりカウンタ
6一 10の動作が開始され所定時間のカウント動作を行うと
カウンタ10の出力*キャリーよりフリップフロップ(
FF)l 1,12のクロックが出力される。この結果
、FFIIの出力Qは“1”にセットされ、伯方第2の
端末装置が非選択、即ちFF22の出力Qが“1”であ
れば更にF F 12の出力Qも“1”にセットされ、
ホスト側の信号線、SD並びにRDは第1の端末装置の
信号線SDI並びにRDIと接続され、処理装置と第1
の端末装置はインターフェイス切替装置を介しデータ通
信可能となる。一方、第2の端末装置から出力されたブ
レーク信号については、カウンタ20にてカウントされ
FF21の出力Qを1″とセットするもののFF12が
セットされた状態においてはFF22をセントできず、
結果的に第2の端末装置のブレーク信号は無視される。
またインターフェイスの切断は例えばER倍信号“O″
とすることにより行われ、第4図に示すよう第1の端末
装置が選択された場合にあってはERIを0”と設定す
ることにより非選択となり、他方第2の端末装置からの
ブレーク信号の受は付けが可能となる。
〔発明の効果〕
以上詳細に説明した様に本発明に於ては端末装置に特別
なコマンドを発行する装置を具備する必要なしに、従来
と同様の装置にてインターフェイスの切替操作を可能と
し、切替操作の簡略化を簡単な装置で実現するものであ
る。
【図面の簡単な説明】
第1図は、本発明のインターフェイス切替装置原理ブロ
ック図、 第2図は、本発明の実施例、 第3図は、インターフェイス接続例、 第4図は、制御のタイムチャート、 第5図は、切替のタイムメートである。 図面に於て 1は、ブレーク信号検出部、 2は、切替手段、 3は、切替指示器、 −’f  − 10,20はカウンタ、 1).12.21.22はフリップフロップ(FF)、
13.23、はゲートをそれぞれ示す。 =9−

Claims (4)

    【特許請求の範囲】
  1. (1)複数の周辺装置よりその一つを選択し、処理装置
    に接続せしむるインターフェイス切替装置であって、 該複数の周辺装置から送出されたブレーク信号を検出す
    るブレーク信号検出部(1)と、 上記処理装置と上記複数の周辺装置とのインターフェイ
    スの断続を行う切替手段(2)と、上記ブレーク信号検
    出部(1)からの指示により該複数の周辺装置の何れか
    を選択すべく上記切替手段(2)を制御しインターフェ
    イスを接続せしめる切替指示器(3)とを備えたことを
    特徴とするインターフェイス切替装置。
  2. (2)上記ブレーク信号は、スペース信号である特許請
    求の範囲第1項記載のインターフェイス切替装置。
  3. (3)上記ブレーク信号検出部(1)は、上記複数の周
    辺装置の何れかより送出されたブレーク信号にて計数を
    行うカウンタを備え、所定時間該ブレーク信号が入力さ
    れたことを検出するものである特許請求の範囲第1項記
    載のインターフェイス切替装置。
  4. (4)上記切替指示器(3)は上記複数の周辺装置の何
    れのインターフェイスも上記処理装置と非接続の場合に
    あっては上記ブレーク信号検出部(1)からの指示によ
    り、該ブレーク信号検出部(1)に対し所定の時間ブレ
    ーク信号を送出した該複数の周辺装置の内何れかを選択
    し、該処理装置とのインターフェイスを接続すべく上記
    切替手段(2)を制御することを特徴とする特許請求の
    範囲第1項記載のインターフェイス切替装置。
JP3497787A 1987-02-18 1987-02-18 インタ−フエイス切替装置 Pending JPS63201861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3497787A JPS63201861A (ja) 1987-02-18 1987-02-18 インタ−フエイス切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3497787A JPS63201861A (ja) 1987-02-18 1987-02-18 インタ−フエイス切替装置

Publications (1)

Publication Number Publication Date
JPS63201861A true JPS63201861A (ja) 1988-08-19

Family

ID=12429204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3497787A Pending JPS63201861A (ja) 1987-02-18 1987-02-18 インタ−フエイス切替装置

Country Status (1)

Country Link
JP (1) JPS63201861A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598178B1 (en) * 1999-06-01 2003-07-22 Agere Systems Inc. Peripheral breakpoint signaler
JP7171978B1 (ja) * 2021-05-07 2022-11-16 アプリケーション・リサーチ株式会社 タイマー式usbストレージ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6598178B1 (en) * 1999-06-01 2003-07-22 Agere Systems Inc. Peripheral breakpoint signaler
JP7171978B1 (ja) * 2021-05-07 2022-11-16 アプリケーション・リサーチ株式会社 タイマー式usbストレージ装置

Similar Documents

Publication Publication Date Title
JPH06290140A (ja) 不平衡型と平衡型の間のscsiトランスレータ
JPS63201861A (ja) インタ−フエイス切替装置
JP3033081B2 (ja) コンソ−ル接続方式
JP2718763B2 (ja) 自己診断起動方式
JP2639340B2 (ja) ネットワーク機能付きプリンタ装置
KR940006657Y1 (ko) 정보 송.수신 방법의 선택회로
JPS6143364A (ja) インタフエ−ス制御装置
JPS60103475A (ja) デ−タ転送方式
JPH05113838A (ja) 接続装置
JPH05158723A (ja) 分散処理型制御装置の異常診断装置
JPS6010943A (ja) 回線アダプタ
JPS61166660A (ja) 入出力システム
JPH02149050A (ja) データ通信制御装置
JPH0375910B2 (ja)
JPS5843769B2 (ja) マルチ・チャネル・ツ−・チャネル・アダプタを有するデ−タ処理システム
JPH04142648A (ja) データ転送処理方式
JPH04359313A (ja) 半導体ディスク装置
JPH01211043A (ja) データ転送装置
JPS61282940A (ja) イベントテ−ブルを用いた制御プログラム検査方式
JPS61175434A (ja) ポ−タブル設定器
JPH0238970B2 (ja)
JPS58131844A (ja) デ−タ伝送装置
JPH046146B2 (ja)
JPS6344268A (ja) 双方向バス転送方式
JPS63227239A (ja) 通信装置