JPH02141794A - 画像信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＯＲＴ等の弐示劇御機構に係り、−般的で安
価な論理素子を用いても、高精細表示用の画像信号を発
生する事が可能な画像信号発生回路に関する。

〔従来の技術〕

従来の装置では、例えば特開昭６１−７２３５１号公報
に記載のよう忙、シフトレジスタを減らす工夫をする事
で、各シフトレジスタ処対するロードパルスやクロック
パルスの伝送遅延を少なくし、安定な動作でフレームメ
モリを動作させようとしていた。又、特開昭６０−１４
２７５２号公報では、シフトレジスタ回路として、デー
タをシフトするシフトレジスタをデータ転送りロック毎
に切り換える事で動作速度を向上させようとする物もあ
った。

〔発明が解決しようとする課題〕

上記従来技術では、シフトレジスタのシリアル出力デー
タの幅については配慮されておらず、出力不確定時間の
一般的に長いシフトレジスタではその表示画質に悪影響
を及ぼす場合があった。

不発明の目的は、画像信号出力の不確定時間を短くする
事で表示画質を向上する事にある。

〔Ｒ題を解決するための手段〕

−本発明は、シフトレジスタを複数個設置し、いくつか
の群に分けたうえで、各シフトレジスタへのデータロー
ド・データシフト期間を一定期間ずらし、表示装置に対
するデータ出力を現在データロード、データシフト期間
にないシフトレジスタから行う事で達成される。

〔作用〕

複ａ伽設置したシフトレジスタをいくつかの群に分け、
各々の群のデータロード・データシフト期間をずらす事
で表示装置へのデータ出力は現在１データロード、デー
タシフト期間忙ないシフトレジスタから行うことができ
、データロード、データシフト動作中のシフトレジスタ
の不確定出力を表示装置忙対して出力する事が少なくな
る。

〔実施例〕

本発明の実施例を第１図〜第２図を用いて詳細忙説明す
る。

本実施例は、シフトレジスタを２個用い８ビツトのパラ
レルデータをシリアルデータに変換し画像データとする
場合を示す。

一第１図は、本発明の回路構成を示す図である。

シフトレジスタ２，３は４ピツトのパラレル人力Ｄｏ〜
Ｄ１を持ち、セレクト人力ＳがＨレベルの時、トリガＴ
の立ち上がりでデータロード、セレクト人力ＳがＬレベ
ルの時トリガＴの立ち上がりでデータシフトを行うもの
とし、シリアルデータは出力Ｑよりパラレルデータの上
位ピットより順に送出されるものとする。

シフトレジスタ２には、前段のフジツブフロップでＡ分
周されたドツトクロックをトリガに加える。シフトレジ
スタ３には、それとは１８０位相の異なるものを加える
。画像メモリからのデータをピットの重みにより、２−
２・２・２ピツトをシフトレジスタ２に、２＠２φ２・
２ピツトをシフトレジスタ３のパラレルデータ入力に、
ピットの重みを合わせて接続する。

画像メモリから、パラレルデータが出力された状態でシ
フトレジスタ２．３のセレクト入力にロード信号を加え
ると、′／２０ＬＫの立ち上がりでシフトレジスタ２に
パラレルデータをロードし、出力Ｑにシリアル画像デー
タ２２ピツトが出力される。

次に号。ＬＫの立ち上がりでシフトレジスタ３には、パ
ラレルデータがロードされ、出力Ｑにシリアル画像デー
タの２ピツトが送出される。

それと同時Ｋ　’Ａ　□　Ｌ　ＫのＨレベルは、ＡＮＤ
ゲート４に入力され、現在ホールド状態にあるシフトレ
ジスタ２の出力Ｑは、ＡＮＤゲート４を通ってＯＲゲー
ト６に至る。この時ＡＮＤゲー）５には’／１０ＬＫが
加わっているが、Ｌレベルである為忙シフトレジスタ３
からのデータは０８ゲート６まで至らず、結果としてシ
フトレジスタ２の出力ＱがＶＩｆ）Ｉ！ｔｏデータとな
る。

シフトレジスタ２．３に画像メモリからのパラレルデー
タのロードが終えた後、ロード信号を−Ｈデイスエーブ
ルする。

次に’ＪＯＬＫが立上がるとシフトレジスタ３はデータ
シフト動作を行い、データロード時にＤ２より入力され
たデータが出力Ｑにシフトされ出力される。これと同時
にＡＮＤゲート４に加わっていｆｔ　ｙ２０　Ｌ　Ｋは
Ｌレベルとなり、さらにムＮＤゲー訃４に加わっていた
’２０１　ＫはＨレベルとなる。

よってＶＩＤｇＯ信号は、シフトレジスタ２の出力Ｑか
らシフトレジスタ３の出力Ｑへと切換わるこの様忙次々
と画像信号を送り出した後、シフトレジスタ２へのパラ
レルデータロードから４回目のＶ２０ＬＫの立上がりで
パラレルデータのロードを行う。シフトレジスタ３は４
回目の男。ＬＫで同じくパラレルブータロードラ行う。

この方式では、シフトレジスタ２．３が交互にデータホ
ールド期間とデータロード・シフト期間を迎え、ＶＩＤ
ＦｔＯ出力は必ずデータホールド期間中のシフトレジス
タから行うことで、画像データのパラレル−シリアル変
換動作の安定化とシリアル出力データの不確定時間を極
力短くかつ均等処する事で、高精細表示忙適している。

本説明では、８ピツト画像データを、１ビツトシリアル
データに変換する方弐忙ついて示したが画像メモリの構
成によっては、１６ピツト、３２ビツトなどといったパ
ラレルデータをシリアル変換する事も考えられるし、又
、１群のシフトレジスタ−を用いる事で、ζＯＬＫを使
った制御も可能である。

〔発明の効果〕

本発明忙より、画像信号発生用シフトレジスタの不確定
出力を表示装置忙出カする事がなくなり表示画質の向上
が得られる。

【図面の簡単な説明】

第１図は、本発明の基本的回路構成を示す論理回路図、
第２図は動作タイミングを示すタイムチャートである。 １・・・分局カウンタ（フリップフロップ）、２゜３・
・・シフトレジスタ、４，５・・・人ＮＪ）ゲート、６
・・・ＯＲゲート。 ＩＤＥＯ 為　ｌ　図 第　２Ｉ２Ｉ ２．３−−−シフトレジスタ ４．５−ＡＮＤ’Ｔ−ド ロー・ＯＲケート ｌ　　２　３　４

Claims (1)

【特許請求の範囲】
1. １、画像情報を記憶するメモリより画像パラレルデータ
   を取り込みシフトレジスタにロードした後、ドットクロ
   ックによりデータのシフトを行うことで、画像シリアル
   データを発生する画像信号発生装置において、パラレル
   −シリアル変換用のシフトレジスタを複数個設置し、画
   像シリアルデータのとなりあったビットを別々のシフト
   レジスタに各々異なる期間でパラレルロードし、画像表
   示装置に対する画像シリアルデータを、パラレルロード
   またはシリアルシフト動作を行っていない他のシフトレ
   ジスタより出力することを特徴とする画像信号発生回路
   。