JPH02140932A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に基板表面の
平坦化を図った製造方法に関する。

〔従来の技術〕

半導体装置の微細化を実現するには金属配線の微細化が
必要であり、このためには、基板表面の平坦化が重要と
なる。従来の基板表面の平坦化方法を第３図に示す。

先ず、第３図（ａ）のように、半導体基板１上に選択酸
化膜２を形成した後、ゲート酸化膜３及びゲート電極４
を形成し、更に選択酸化膜２上に第１層アルミニウム配
線５を形成する。

次いで、同図（ｂ）のように、全面にＣＶＤ法により層
間絶縁膜６を形成する。続いて、同図（Ｃ）のように、
層間絶縁膜６上に粘度の低いポジ型フォトレジスト膜８
を回転塗布し、半導体装置の表面を平坦にする。この時
、第１層アルミニウム配線５上の突起の高い部分では、
フォトレジスト膜８の膜厚Ｂは膜厚Ｃより薄くなる。

次に、同図（ｄ）のように、フォトレジスト膜８と層間
絶縁膜６のエツチングレート比が１対１となるガスを用
いてドライエツチングを行ない、フォトレジスト膜８及
び層間絶縁膜６をエツチングバックする。これにより、
半導体素子が形成された凹凸の存在する半導体装置は平
坦な表面を得ることになる。

なお、同図（ｅ）は、平坦化した後の層間絶縁膜６上に
第２層アルミニウム配線９を形成した状態を示している
。

〔発明が解決しようとする課題〕

上述した従来方法では、第１層アルミニウム配線５を形
成した特に突起の高い部分では膜厚Ｃと膜厚Ｂとの差だ
けフォトレジスト膜８が薄くなるため、この部分ではエ
ツチングバックしたときに層間絶縁膜６のエツチング量
が多くなる。このため、第１層アルミニウム配線５と第
２層アルミニウム配線９間の層間絶縁膜６が相対的に薄
くなる。

このため、今後、半導体装置の微細化が進むにつれて半
導体素子の凹凸の段差がさらに大きくなると、上述した
部分での層間絶縁膜６の厚さは橿端に薄（なり、配線間
でのショートまたはリーク不良を起こす危険性が高くな
り、半導体製造装置の信鯨性を著しく低下させるという
問題が生じることになる。

また、従来の方法では、全面を同時にエツチングするこ
とから選択的なエツチングが不可能であり、突起の高い
部分で平坦化を必要としない場合が生じてもこの部分を
エツチングしないようにすることは不可能である。

本発明は層間絶縁膜が薄（なることを防止し、かつ選択
的にエツチングしないことを可能にした半導体装置の製
造方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、少なくとも第１層配
線を形成した後に、これを被覆する層間絶縁膜を形成す
る工程と、この層間絶縁膜が突起された部分にフォトレ
ジストパターンを選択的に形成する工程と、全面に７オ
トレジスト膜を塗布形成する工程と、前記フォトレジス
ト膜と層間絶縁膜を同じエツチングレートでエツチング
バックする工程とを含んでいる。

〔作用〕

上述した方法では、第１層配線上やエツチングしたくな
い部分の層間絶縁膜がエツチングバックされることを防
止し、層間絶縁膜の薄型化を防止するとともに、層間絶
縁膜の選択エツチングを実現する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）乃至Ｃｆ）は、本発明の第１実施例を製造
工程順に示す断面図である。

先ず、同図（ａ）のように、半導体基板１に周知の方法
で選択酸化膜２を形成した後、ゲート酸化膜３及びゲー
ト電極４を形成し、更に選択酸化膜２上に第１層アルミ
ニウム配線５を形成する。

次いで、同図（ｂ）のように、全面にＣＶＤ法により層
間絶縁膜６を形成する。そして、同図（Ｃ）のように、
前記第１層アルミニウム配線５を覆うように層間絶縁膜
６上に、５０ｃｐのポジ型フォトレジストを用い膜厚Ａ
（ここでは１．０μｍ）のフォトレジストパターン７を
形成する。ここでは、耐有機溶剤性を得るため１６０°
Ｃで加熱処理を行うている。

次に、同図（ｄ）のように、全面に粘度の低い８ｃｐの
ポジ型フォトレジストを塗布し、ゲート電極４上の層間
絶縁膜６上において膜厚Ｃ（０，５μｍ）となるように
フォトレジスト膜８を形成する。この時、前記フォトレ
ジストパターン７上にも膜厚Ｂ　（０，１ａｍ）の厚さ
に塗布される。

なお、ここでは膜厚Ａと膜厚Ｂの差が膜厚Ｃよりも大き
くなるように各膜厚を設定することが肝要である。

次いで、同図（ｅ）のように、層間絶縁膜６とフォトレ
ジストＩｆ！８のエツチングレート比が１対ｌとなるガ
スを用いてフォトレジスト膜８をエツチングバックする
０本実施例で使用した条件は、ＣＦａ　　：　Ｏ！が９
ｔｌ（７）ガスを用い電力８００Ｗ。

圧力１０〜２０パスカルである。これにより、ゲート電
極４上の層間絶縁膜６は表面が平坦化される。

また、フォトレジストパターン７は膜厚Ｃと膜厚Ｂの差
に相当する量（０，４μｍ）がエツチングされが、この
部分では層間絶縁膜６はエツチングされずに残される。

なお、同図（ｆ）は、フォトレジストパターン７及びフ
ォトレジスト膜８を剥離した後、層間絶縁膜６上に第２
層アルミニウム配線９を形成した状態を示している。

この実施例では、第１層アルミニウム配線５のように突
起された部分に予めフォトレジストパターン７を所要以
上の厚さに形成しているので、フォトレジスト膜８及び
層間絶縁膜６のエツチングバックによってもこの部分の
層間絶縁膜６がエツチングされることはない。このため
、この部分での層間絶縁膜６の膜厚が薄くなることはな
く、第１層アルミニウム配線５と、この上に形成した第
２層アルミニウム配線９との間の絶縁性を高いものに保
持し、配線間のシゴートまたはリーク不良を防止して半
導体装置の信頼性を向上できる。

なお、フォトレジストパターン７は、平坦化を不要とす
る部分に形成しておけば、この部分の層間絶縁膜６のエ
ツチングを回避し、層間絶縁膜６の選択的なエツチング
を実現することが可能である。

第２図（ａ）乃至（ｆ）は本発明の第２実施例を製造工
程順に示す断面図である。

先ず、同図（ａ）及び（ｂ）のように、第１実施例の第
１図（ａ）及び（ｂ）と同じ工程を施す。

次いで、第２図（Ｃ）のように、第１Ｎアルミニウム配
線５を覆うようにフォトレジストパターン７を選択的に
形成する。ここでは、このフォトレジストパターン７の
膜厚Ａは第１実施例の場合よりも小さくしており、この
例では膜厚Ａを０．４μｍにしている。

次に、同図（ｄ）のように、粘度の低い８ｃｐのフォト
レジストを塗布してフォトレジスト膜８を形成する。こ
こでは、ゲート電極４上におけるｍＷ−Ｃを０．５μｍ
１またフォトレジストパターン７上の膜厚Ｂを０．１μ
ｍとしている。つまり、ここでは膜厚Ｃが膜厚Ａと膜厚
Ｂの和に等しくなるようにコントロールしている。

しかる後、同図（ｅ）のように、第１実施例と同様にフ
ォトレジスト膜８と層間絶縁膜６をエツチングバックす
る。

なお、同図（ｆ）は、この平坦化後の層間絶縁膜６上に
第２層アルミニウム配線９を形成した状態を示している
。

この実施例では、フォトレジストパターン７の膜厚Ａと
フォトレジスト膜８の膜厚Ｃの和を膜厚Ｂに等しくして
いるので、エツチングバックを行った状態では、ゲート
電極４上と第−層アルミニウム配線５上の層間絶縁膜６
の膜厚は同じとなる。

このため、半導体素子の段差に関係なく層間絶縁膜の膜
厚を均一化でき、突起の高い部分で層間絶縁膜が薄膜化
することが防止できる一方、この部分の層間絶縁膜が逆
に厚くなることも防止できる。

〔発明の効果〕 以上説明したように本発明は、層間絶縁膜が突起された
部分にフォトレジストパターンを選択的に形成した上で
全面にフォトレジスト膜を塗布形成し、このフォトレジ
スト膜と層間絶縁膜を同じエツチングレートでエツチン
グバックしているので、第１層配線上やエツチングした
くない部分の層間絶縁膜がエツチングバックされること
を防止する。これにより、層間絶縁膜の薄型化を防止し
て配線間の絶縁性を高くし、半導体装置の信顛性を向上
できる。また、エツチングが不要な部分の層間絶縁膜の
エツチングを任意に防止することができる効果がある。

【図面の簡単な説明】

第１図（ａ）乃至（ｆ）は本発明の第１実施例を製造工
程順に示す断面図、第２図（ａ）乃至（ｆ）は本発明の
第２実施例を製造工程順に示す断面図、第３図（ａ）乃
至（ｅ）は゛従来の製造方法を工程順に示す断面図であ
る。 ■・・・半導体基板、２・・・選択酸化膜、３・・・ゲ
ート酸化膜、４・・・ゲート電極、５・・・第１層アル
ミニウム配線、６・・・層間絶縁膜、７・・・フォトレ
ジストパターン、８・・・フォトレジスト膜、９・・・
第２層アルミニウム配線。

Claims (1)

【特許請求の範囲】
1. １、少なくとも第１層配線を形成した後に、この第１層
   配線を被覆する層間絶縁膜を形成する工程と、この層間
   絶縁膜が突起された部分にフォトレジストパターンを選
   択的に形成する工程と、全面にフォトレジスト膜を塗布
   形成する工程と、前記フォトレジスト膜と層間絶縁膜を
   同じエッチングレートでエッチングバックする工程とを
   含むことを特徴とする半導体装置の製造方法。