JPH02137044A - メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データ単位を格納するデータ用メモリセルユニットと、
このデータ単位に対応付けられるパリティ情報を格納す
るパリティ用メモリセルユニットとからなるメモリ装置
に関し、 メモリセルユニットの増設という事態に対して適切に対
応できるようになるメモリ装置の提供を目的とし、 パリティ用メモリセルユニットとして、データ用メモリ
セルユニットに入力できるアドレス情報よりも大きなア
ドレス情報を入力できるメモリセルユニットを用いるよ
う構成する。

〔産業上の利用分野〕

本発明は、データ単位を格納するデータ用メモリセルユ
ニットと、このデータ単位に対応付けられるパリティ情
報を格納するパリティ用メモリセルユニットとからなる
メモリ装置に関し、特に、メモリセルユニットの増設と
いう事態に対して適切に対応できるようになるメモリ装
置に関するものである。

データ処理装置を構成するメモリ装置は、デー夕単位を
格納するデータ用メモリセルユニットと、このデータ単
位に対応付けられるパリティ情報を格納するパリティ用
メモリセルユニットとから構成されている。このメモリ
装置は、データ処理装置の扱うデータ量の増加に伴って
、後からメモリセルユニットを増設していくような事態
が起こることが多いので、このようなメモリセルユニッ
トの増設に対して適切に対応できるようにしていく必要
がある。

〔従来の技術〕

第４図に、従来のメモリ装置のメモリセルユニットの構
成を示す。図中、ｌａが予め基本側として用意される［
２５６Ｋ　Ｘ　４］ピントの容量をもつデータ用メモリ
セルユニット、２ａが同じく予め基本側として用意され
る［２５６ＫＸ１］ピントの容量をもつパリティ用メモ
リセルユニットである。この例では、１６ビットからな
るデータ情報を想定しており、２個のデータ用メモリセ
ルユニットｌａが上位の８ビットのデータ情報を格納し
、残りの２個のデータ用メモリセルユニットｌａが下位
の８ビットのデータ情報を格納することになる。そして
、上位と下位のデータ情報のそれぞれのパリティ情報を
格納するために、２個のパリティ用メモリセルユニット
２ａが用意されることになる。

このように、従来技術では、データ情報を格納するデー
タ用メモリセルユニット１ａが持つアドレスの大きさ（
この例では、２５６にである）と、パリティ情報を格納
するパリティ用メモリセルユニット２ａが持つアドレス
の大きさ（この例では、２５６にである）とが等しくな
るよう構成していた。

これから、メモリセルユニットの増設要求があるときに
は、既に設けられている基本側と同し大きさのアドレス
を指定できるデータ用メモリセルユニットとパリティ用
メモリセルユニットとを用意して増設するという構成を
とっていた。図中の１ｂがこの増設される［２５６Ｋ　
Ｘ　４］ビットの容量をもつデータ用メモリセルユニッ
トであり、２ｂがこの増設される（２５６にＸｌｌビッ
トの容量をもつパリティ用メモリセルユニットである。

〔発明が解決しようとする課題］ しかるに、ＬＳＩ技術の進歩に伴い、メモリセルユニッ
トの容量は今後も増加の一途をたどるのみである。これ
から、１２５６にＸｌｌビットの容量のような小さな容
量のメモリセルユニットの供給量はどんどん減少してい
くことが予想される。すなわち、１ビットというパリテ
ィ情報を格納するために用意される小さな容量のパリテ
ィ用メモリセルユニット２ａ、ｂは、大きな容量のデー
タ用メモリセルユニッｌ−１ａ、ｂに対して入手が困難
になってくるという背景がある。

このような背景のもとでは、従来技術のような方法に従
ってメモリセルユニットの増設をしていくと、パリティ
用メモリセルユニット２ｂの入手が困難なことに伴って
、メモリセルユニットの増設がコスト高なものになった
り、あるいは増設が実現できなくなるというような問題
点がでてくることになる。

本発明はかかる事情に鑑みてなされたものであって、メ
モリセルユニットの増設という事態に対して適切に対応
できるようにする新たなメモリ装置の構成を提供するこ
とを目的とする。

〔課題を解決するための手段〕

かかる目的を達成するために、本発明では、複数のビッ
ト情報からなるデータ単位を格納するためのデータ用メ
モリセルユニントと、このデータ単位に対応付けられる
１ビットのパリティ情報を格納するためのパリティ用メ
モリセルユニットとからなるメモリ装置において、パリ
ティ用メモリセルユニットとして、データ用メモリセル
ユニットに入力できるアドレス情報よりも大きなアドレ
ス情報を入力できるメモリセルユニットを用いるよう構
成する。

〔作用〕

このように、本発明では、増設前の基本側のメモリセル
ユニット構成として、パリティ用メモリセルユニットが
持つアドレスの大きさを、データ用メモリセルユニット
が持つアドレスの大きさよりも大きなものにしておくよ
うにすることから、ＬＳＩ技術に伴うメモリセルユニッ
トの容量増加という事態に対しても、適切に対応できる
ことになる。

しかも、本発明では、基本側として予め大きな容量のパ
リティ用メモリセルユニットを用いることで、パリティ
用メモリセルユニットに使用していないメモリ空間が設
けられることになる。これから、メモリセルユニットの
増設という事態に対して、ただ単にデータ用メモリセル
ユニットだけを増設していけばよいことになる。

このように、本発明によれば、メモリ装置のメモリセル
ユニットの増設要求に対して、適切に対応できるように
なるのである。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

第１図に、本発明の実施例構成を示す、従来技術の第４
図でも説明したように、図中の１ａは、予め基本側とし
て用意される１２５６にＸ４１ビットの容量をもつデー
タ用メモリセルユニットであり、１ｂは、増設される［
２５６Ｋ　ｘ　４］ビ７トの容量をもつデータ用メモリ
セルユニットである。この実施例でも、１６ビントから
なるデータ情報を想定しており、２個のデータ用メモリ
セルユニットｌａ。

ｂが上位の８ビットのデータ情報を格納し、残りの２個
のデータ用メモリセルユニット１ａ、ｂが下位の８ビッ
トのデータ情報を格納することになる。

図中の３は、本発明が予め基本側として用意する［１Ｍ
Ｘ１１ピントの容量をもつパリティ用メモリセルユニッ
トであり、データ用メモリセルユニット１ａ、ｂに格納
されるデータのパリティ情報を格納するために備えられ
るものである。この実施例でも、上位と下位のそれぞれ
のデータのパリティ情報を格納するために、２個のパリ
ティ用メモリセルユニット３が用意されている。

このように、本発明が用意するパリティ用メモリセルユ
ニット３は、従来技術と異なり、基本側として用意され
るデータ用メモリセルユニット１ａよりも、より大きな
アドレスを指定できるものを用いることになる。すなわ
ち、この実施例で具体的に説明するならば、データ用メ
モリセルユニットｌａが指定できるアドレス数は“２５
６Ｋ”であるのに対して、パリティ用メモリセルユニッ
ト３が指定できるアドレス数は“”ＩＭ”というように
、より大きなアドレスを指定できるものを用いるのであ
る。このような構成を採ることから、第１図にも示すよ
うに、例えば基本側として用意されるデータ用メモリセ
ルユニット１ａの指定できる総アドレス数が“”５１２
Ｋ”であるときには、指定できるパリティ用メモリセル
ユニット３のアドレス数゛ＬＭ”の内の’５１２Ｋ”が
直ちにパリティ情報の格納のために使用され、残りの“
°５１２Ｋ”が未使用という状態になることになる。

この［２５６Ｋ　Ｘ　４］ビットの容量をもつデータ用
メモリセルユニット１ａ、ｂの構成を第２図に示す。

第２図（ａ）は、このデータ用メモリセルユニット１ａ
、ｂが、４個の［２５６Ｋｘ１］ビットの容量をもつメ
モリセルユニットから構成されることを示しており、第
２図（ｂ）は、この４個のメモリセルユニットの詳細な
構成を示すものである。また、［１ＭＸ１１ピントの容
量をもつパリティ用メモリセルユニット３の構成を第３
図に示す。

本発明は、このように、基本側のメモリセルユニット構
成として、パリティ用メモリセルユニット３が持つアド
レスの大きさを、データ用メモリセルユニッＩ−１ａ　
、　ｂが持つアドレスの大きさよりも大きなものにして
おくようにする。これから、ＬＳＩ技術の進歩に伴って
、１２５６Ｋ　Ｘ　１１ビットという小さな容量のメモ
リセルユニットの入手が困難になったとしても、パリテ
ィ用メモリセルユニット３０入手は影響されることはな
いので、データ用メモリセルユニットｌｂの増設という
要求が阻まれることはないのである。そして、第１図に
も例示するように、基本側として用意されるパリティ用
メモリセルユニット３はその一部のメモリ空間を使用し
ていないので、その使用していないメモリ空間を増設さ
れるデータ用メモリセルユニット１ｂのためのパリティ
情報用に使うようにすれば、データ用メモリセルユニッ
ト１ｂの増設に伴って必要となるパリティ用メモリセル
ユニット３の増設部分は、従来技術よりも少なくて済む
ようになるのである。

このように、本発明では、基本側におけるメモリセルユ
ニット構成を、データ情報部分については指定できるア
ドレス数として（２”）のものを用いるとし、そのデー
タ情報部分に関してのパリティ情報部分については、指
定できるアドレス数として〔２ｐ〕のものを用いるとす
る場合にあって、ｐ＞ｍという条件が成立するよう構成
するものである。

〔発明の効果〕

以上に説明したように、本発明によれば、ＬＳＩ技術の
進歩に伴うメモリセルユニットの容量増加という背景の
もとで、メモリセルユニットの増設を可能にするととも
に、増設の際のハードウェアの増加を少なくできるよう
になるのである。

【図面の簡単な説明】

第１図は本発明の実施例構成図、 第２図はデータ用メモリセルユニットの構成図、第３図
はパリティ用メモリセルユニットの構成図、 第４図は従来技術の説明図である。 図中、１ａ及び１ｂはデータ用メモリセルユニット、２
ａ、２ｂ及び３はパリティ用メモリセルユニットである
。 特許出願人　株式会社　ピーエフニー 化　理　人　　弁理士　　森１）寛（外２名）本そ明０
文施肴１鼻族図 晃１図 （ａ） 嗅１υ竹ｒ）名先明図 萬４図 テーラ月Ｊモリ−ごルユニットの不１万に図第２図

Claims (1)

【特許請求の範囲】
1. 複数のビット情報からなるデータ単位を格納するための
   データ用メモリセルユニット（１ａ、ｂ）と、該データ
   単位に対応付けられる１ビットのパリテイ情報を格納す
   るためのパリテイ用メモリセルユニット（３）とからな
   るメモリ装置において、上記パリテイ用メモリセルユニ
   ット（３）として、上記データ用メモリセルユニット（
   １ａ、ｂ）に入力できるアドレス情報よりも大きなアド
   レス情報を入力できるメモリセルユニットを用いてなる
   ことを、特徴とするメモリ装置。