JPS60211580A - データの記憶および検索方法、装置 - Google Patents
データの記憶および検索方法、装置Info
- Publication number
- JPS60211580A JPS60211580A JP60054081A JP5408185A JPS60211580A JP S60211580 A JPS60211580 A JP S60211580A JP 60054081 A JP60054081 A JP 60054081A JP 5408185 A JP5408185 A JP 5408185A JP S60211580 A JPS60211580 A JP S60211580A
- Authority
- JP
- Japan
- Prior art keywords
- window
- address
- data
- random access
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/02—Storage circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/36—Applying a local operator, i.e. means to operate on image points situated in the vicinity of a given point; Non-linear local filtering operations, e.g. median filtering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Image Input (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、2値像を郭定する画素データの記憶お、Lび
検索、さらに単一の読み出し動作で得られるべき種々の
画素を郭定゛・(−るデータの検索をi’iJ能にする
方法お、1、び装置に関する。
検索、さらに単一の読み出し動作で得られるべき種々の
画素を郭定゛・(−るデータの検索をi’iJ能にする
方法お、1、び装置に関する。
NXN2稙像では、2埴1やを郭定するデータを記1,
0するためにN’l−ソ1のメモリが、1.要とされる
。マイクし1ニIンーピユータばハイ1、まノこL4!
じップルをヘ−スと1−2゛ζ作動J−るので、像デー
タの書き込みおよび読tyt出しのために、許容し1目
(い長い処理時間を必要とすることが多い。
0するためにN’l−ソ1のメモリが、1.要とされる
。マイクし1ニIンーピユータばハイ1、まノこL4!
じップルをヘ−スと1−2゛ζ作動J−るので、像デー
タの書き込みおよび読tyt出しのために、許容し1目
(い長い処理時間を必要とすることが多い。
本発明の1−1的は、2値像面の郭定された窓内の関心
のある特別なパターンに対するデータを得るのに必要と
されるメモリアクセスの数を最小化するべくうエイステ
ッド・メモリ・スペースの利点を取り入れた、5!値像
の記1aのための方法および装置を提供する、二とにあ
る。
のある特別なパターンに対するデータを得るのに必要と
されるメモリアクセスの数を最小化するべくうエイステ
ッド・メモリ・スペースの利点を取り入れた、5!値像
の記1aのための方法および装置を提供する、二とにあ
る。
」二連の目的り、1.4、発明によれば、2(1η像面
の窓内のデータの記1aおよび検索のための方法におい
て、(a)面のすべての画素に対する同一の2値データ
を同時に複数個のランダムアクセスメモリ内に書き込む
過程と、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランダムアクセスメモリの1つと組み合わされてい
る複数個のシャツリング手段に供給する過程と、 (C)各シャフリング手段内で、前記中心画素の前記ア
ドレスから窓内の画素のアドレスを導出する過程と、 (d)それぞれ導出されたアドレス位置で各ランダムア
クセスメモリ内のデータを読み出す過程とを含んでおり
、こうして前記窓内のすべての画素に対するデータが単
一の読み出し動作で読み出され得ることによって達成さ
れる。
の窓内のデータの記1aおよび検索のための方法におい
て、(a)面のすべての画素に対する同一の2値データ
を同時に複数個のランダムアクセスメモリ内に書き込む
過程と、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランダムアクセスメモリの1つと組み合わされてい
る複数個のシャツリング手段に供給する過程と、 (C)各シャフリング手段内で、前記中心画素の前記ア
ドレスから窓内の画素のアドレスを導出する過程と、 (d)それぞれ導出されたアドレス位置で各ランダムア
クセスメモリ内のデータを読み出す過程とを含んでおり
、こうして前記窓内のすべての画素に対するデータが単
一の読み出し動作で読み出され得ることによって達成さ
れる。
また上述の目的は本発明によれば、NXNZXN前値M
XM窓内のデータの記憶および検索のための方法におい
て、 (a)面のNXN画素に対する同一の2値データを同時
にM2個の同一ランダムアクセスメモリ内に書き込む過
程と(N:整数、M:奇数、M〈N) 、 (11)2値像而の窓の中心画素のγ11/スを、それ
ぞれ前記ラユ/ダノ、)′クセスメ:I:りの1つと絹
み合わされているM =’閣のシャフリング手段に供給
する過(1−と、 (C)各シャフリ′、ツク手段内で、前記中心画素の1
1;1記ア11・スか(・〕窓内の画素の−l′1トス
を導出する過程と、 (d)それぞれ導出された71′シ・ス位置で各ランダ
ムアクセスメモリ とを含ん−(、↓jす、ご・うし7−ζ前記窓内のす−
、ての画素に対するデータが1つの読みIll L、動
作で読み出され得るごとによって達成される。
XM窓内のデータの記憶および検索のための方法におい
て、 (a)面のNXN画素に対する同一の2値データを同時
にM2個の同一ランダムアクセスメモリ内に書き込む過
程と(N:整数、M:奇数、M〈N) 、 (11)2値像而の窓の中心画素のγ11/スを、それ
ぞれ前記ラユ/ダノ、)′クセスメ:I:りの1つと絹
み合わされているM =’閣のシャフリング手段に供給
する過(1−と、 (C)各シャフリ′、ツク手段内で、前記中心画素の1
1;1記ア11・スか(・〕窓内の画素の−l′1トス
を導出する過程と、 (d)それぞれ導出された71′シ・ス位置で各ランダ
ムアクセスメモリ とを含ん−(、↓jす、ご・うし7−ζ前記窓内のす−
、ての画素に対するデータが1つの読みIll L、動
作で読み出され得るごとによって達成される。
本発明の好ましい実施例ではM=3である。
さらに上述の1−1 rl′旦31木光明に、1、相ば
、2(1^像面内の窓に列゛4るデータの記憶お、1.
び検索のための装置に才?む)゛( (a)而のすべての画素にλ4する同一の2値データヲ
同1!J4.=?勘数11JJのシンダJ、アクセスメ
モリ内に書き込もだめの手段と、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランダムアクセスメモリの1つと組め合わされてお
りまたそれぞれ前記中心画素の前記アドレスから窓内の
画素のアドレスを導出する1力数個のアドレスシャフラ
に供給するための手段と、 (C)導出されたアドレス位置をそれぞれのランダムア
クセスメモリに供給するための手段と、(d)それぞれ
導出されたアドレス位置で各ランダムアクセスメモリ内
のデータを読み出すための手段とを含んでいることによ
って達成される。
、2(1^像面内の窓に列゛4るデータの記憶お、1.
び検索のための装置に才?む)゛( (a)而のすべての画素にλ4する同一の2値データヲ
同1!J4.=?勘数11JJのシンダJ、アクセスメ
モリ内に書き込もだめの手段と、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランダムアクセスメモリの1つと組め合わされてお
りまたそれぞれ前記中心画素の前記アドレスから窓内の
画素のアドレスを導出する1力数個のアドレスシャフラ
に供給するための手段と、 (C)導出されたアドレス位置をそれぞれのランダムア
クセスメモリに供給するための手段と、(d)それぞれ
導出されたアドレス位置で各ランダムアクセスメモリ内
のデータを読み出すための手段とを含んでいることによ
って達成される。
本装置の好ましい実施例では、アドレスシャフラが、隣
接画素の列および行アドレスを発生するべく縦続接続さ
れた2つのアップ/ダウン同期2進カウンタを含む算術
要素である。アドレスシャフラはプログラム可能である
。2値像面はN×N2値像面であり、またNは整数であ
る。9個のランダムアクセスメモリが用いられている。
接画素の列および行アドレスを発生するべく縦続接続さ
れた2つのアップ/ダウン同期2進カウンタを含む算術
要素である。アドレスシャフラはプログラム可能である
。2値像面はN×N2値像面であり、またNは整数であ
る。9個のランダムアクセスメモリが用いられている。
ランダムアクセスメモリはN2×1ビツトのランダムア
クセスメモリである。窓は3×3窓である。
クセスメモリである。窓は3×3窓である。
本発明のイlhの特徴お、1、()利LA L;口4−
1の説明から、また特許請求の範囲か−]明らかになる
。
1の説明から、また特許請求の範囲か−]明らかになる
。
以下、図面に示されている実施例により本発明を一層詳
細に説明すイ)。
細に説明すイ)。
第1図において、本発明はアドレスシャフラ10、ラン
ダJ8−〆クセスメモリー2、アドレスバス14および
データバス16を含んでいる。ハス14はマルナリイー
トコネクター8を介して各アドレスシャフラ10に接続
されている。ハス20はアドレスシャフラおよびランダ
ムアクセスメモリを接続し、また導線24 L;lラン
ダムアクセスメモリをデータバス16に接1j−4−る
。
ダJ8−〆クセスメモリー2、アドレスバス14および
データバス16を含んでいる。ハス14はマルナリイー
トコネクター8を介して各アドレスシャフラ10に接続
されている。ハス20はアドレスシャフラおよびランダ
ムアクセスメモリを接続し、また導線24 L;lラン
ダムアクセスメモリをデータバス16に接1j−4−る
。
第1図に示されている実施例は9個のアドレスシャフラ
および9(囚のランタ゛J2アクーンスメモリを含んで
おり、従って一層大きな2値像面の3×3窓に対するデ
ータを迅速に検索するのに用いられ得る。しかし、アド
レスシャフラおよびランダムアクセスメモリの個数を変
更することにより種々のサイズの窓からのデータを検索
することも可11ヒである。しかし、本発明の理解を容
易にするため、以下の説明は3×3の場合についてのみ
行なう。
および9(囚のランタ゛J2アクーンスメモリを含んで
おり、従って一層大きな2値像面の3×3窓に対するデ
ータを迅速に検索するのに用いられ得る。しかし、アド
レスシャフラおよびランダムアクセスメモリの個数を変
更することにより種々のサイズの窓からのデータを検索
することも可11ヒである。しかし、本発明の理解を容
易にするため、以下の説明は3×3の場合についてのみ
行なう。
次に本発明の作動の仕方を、図面を参照して説明する。
最初にアドレスシャフラ10は不作動にされ、またNX
N像面を記述する同一の2値データが第1図の各ランダ
ムアクセスメモリ12上に書き込みまたは記↑、Oされ
る。記憶されたデータのうち関心のある特定の3×3窓
内に含まれている部分を読み出すに先立って、アドレス
シャフラが作動状態にされる。導線22に接続されてい
る読み出し/書き込み制御導線26は、系が読み出しモ
ードにあるか書き込みモートにあるかに従って、アドレ
スシャフラの可能化または不可能化を制御する。
N像面を記述する同一の2値データが第1図の各ランダ
ムアクセスメモリ12上に書き込みまたは記↑、Oされ
る。記憶されたデータのうち関心のある特定の3×3窓
内に含まれている部分を読み出すに先立って、アドレス
シャフラが作動状態にされる。導線22に接続されてい
る読み出し/書き込み制御導線26は、系が読み出しモ
ードにあるか書き込みモートにあるかに従って、アドレ
スシャフラの可能化または不可能化を制御する。
アドレスシャフラ10は特定の画素の列および行アドレ
ス上で作動する簡単な算術要素である。
ス上で作動する簡単な算術要素である。
典型的には、各アドレスシャフラは、隣接画素の列およ
び行アドレスを発生ずるべく縦続接続された2つのアッ
プ/ダウン同期2進カウンタから成っていてよい。
び行アドレスを発生ずるべく縦続接続された2つのアッ
プ/ダウン同期2進カウンタから成っていてよい。
0
第2図において、直角pF標系のXおよびy 14u標
により位置を郭定される中心画素P(X、31)に対し
て隣接画素P1ないし1)8の(☆置む、1アルスシャ
フラにより下記のように!、q山される。
により位置を郭定される中心画素P(X、31)に対し
て隣接画素P1ないし1)8の(☆置む、1アルスシャ
フラにより下記のように!、q山される。
P 1−1)(x−l、y−1)
P 2 =l’ (x、V 1)
P (、−P (x + l 、y−1)F’ s −
1’ (x L 1. y)P +、 = P (x
11 、y−11)P 6= I” (x 、y l
l )P 7 =P (x−1,y +1) PB=l’ (x−1,y) 特定の3×:)窓を門ベイI/、:めにし」、その窓の
中心画素のア1し・スp(x、y)が71・l/スハヌ
14を介して各−ノ′ルスジャノラ10に!jえられる
。次いでア1]ノスシャソラが、それぞれ窓内の他の8
つの画素の位置を表ず1)1ないしP8を導出する。各
71゛l/スは次いで相応のランダムアクセスメモリ1
2に与、えられ、ランダムアクセスメモリ12がそれぞ
れの位置におし」るデータをデータ+1 ハス14に伝達する。
1’ (x L 1. y)P +、 = P (x
11 、y−11)P 6= I” (x 、y l
l )P 7 =P (x−1,y +1) PB=l’ (x−1,y) 特定の3×:)窓を門ベイI/、:めにし」、その窓の
中心画素のア1し・スp(x、y)が71・l/スハヌ
14を介して各−ノ′ルスジャノラ10に!jえられる
。次いでア1]ノスシャソラが、それぞれ窓内の他の8
つの画素の位置を表ず1)1ないしP8を導出する。各
71゛l/スは次いで相応のランダムアクセスメモリ1
2に与、えられ、ランダムアクセスメモリ12がそれぞ
れの位置におし」るデータをデータ+1 ハス14に伝達する。
本発明は、計算機により伝達される画素アドレスに隣接
している画素にたいするデータを記憶することによりエ
フセスまたはウェイステインド・メモリの利点を取り入
れている。このことは、計算機が3×3窓の中心に配置
された単一の画素P(x、y)のみをアドレス指定しま
た窓内のすべての9つの画素に対して読み出されたデー
タを有することを可能にする。本発明は、3×3窓内の
9画素に対するデータをすべて読み出すのに9メモリア
クセスの必要性を無くす。
している画素にたいするデータを記憶することによりエ
フセスまたはウェイステインド・メモリの利点を取り入
れている。このことは、計算機が3×3窓の中心に配置
された単一の画素P(x、y)のみをアドレス指定しま
た窓内のすべての9つの画素に対して読み出されたデー
タを有することを可能にする。本発明は、3×3窓内の
9画素に対するデータをすべて読み出すのに9メモリア
クセスの必要性を無くす。
本発明によりメモリアーキテクチュアは高度に冗長であ
るけれども、調べられている窓内のデータをすべて検索
するのに単一のメモリアクセスしか必要としないので、
エフセス・メモリはデータの非常に迅速な検索を可能に
する。本発明の1つの制限事項は、ランダムアクセスメ
モリ12が65に×1または16KX1メモリのような
1ビット幅メモリでなければならないことである。
るけれども、調べられている窓内のデータをすべて検索
するのに単一のメモリアクセスしか必要としないので、
エフセス・メモリはデータの非常に迅速な検索を可能に
する。本発明の1つの制限事項は、ランダムアクセスメ
モリ12が65に×1または16KX1メモリのような
1ビット幅メモリでなければならないことである。
本発明の他の実施例では、プログラム可能なア2
ドレスシャソフ(図示・I!1’)がアトトスシャフラ
IOの((4わりGこ用いられる。、これム、1.4発
明が画像処理Jjよびパターン認識のための人口11°
1制分野で利用されることを可能にする。第3図に示さ
れているようなパターンは tll−の画素をアドレス
指定する屯−の読み出し命令によりメモリから読み出さ
れ(する。
IOの((4わりGこ用いられる。、これム、1.4発
明が画像処理Jjよびパターン認識のための人口11°
1制分野で利用されることを可能にする。第3図に示さ
れているようなパターンは tll−の画素をアドレス
指定する屯−の読み出し命令によりメモリから読み出さ
れ(する。
以」−に本発明をその好ましい実施例について説明して
きたが、本発明の範囲内で種々の変更が可能であること
は当業者により理解されよう。
きたが、本発明の範囲内で種々の変更が可能であること
は当業者により理解されよう。
第1図は2稙像データの記憶および検索のための本発明
による装置のJl!Il要接続図、第2図は中心画素の
位置の関数として郭定された8つの外側画素を有する3
×3窓の説明図、第3図はプログラム可能なアドレスシ
ャフラの使用を通じて認識され得る窓内の曲型的なパタ
ー ンを示す説明図である。 10・・・アドレスシャフラ、12・・・ランダムアク
セスメモリ、14・・・アドレスバス、16・・・デー
タ3 ハス、P、Pl 〜pt・・・画素 4
による装置のJl!Il要接続図、第2図は中心画素の
位置の関数として郭定された8つの外側画素を有する3
×3窓の説明図、第3図はプログラム可能なアドレスシ
ャフラの使用を通じて認識され得る窓内の曲型的なパタ
ー ンを示す説明図である。 10・・・アドレスシャフラ、12・・・ランダムアク
セスメモリ、14・・・アドレスバス、16・・・デー
タ3 ハス、P、Pl 〜pt・・・画素 4
Claims (1)
- 【特許請求の範囲】 1)2値像面の窓内のデータの記憶よりよび検索のため
の方法に才几)で、 (a)面のすべての画素に対する同一の2値データを同
時に複数個のランダム7クセスメモリ内に書き込む過程
と、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランタン、7クセスメモリの1つと組み合わされて
いる複数個のシャフリング手段に供給する過程と、 (C)各シャフリング手段内で、前記中心画素の前記ア
ドレスから窓内山画素のアドレスを導出する過程と、 (d)それぞれ導出されたアドレス位置で各ランダムア
クセスメモリ内のデータを読み出す過程とを含んでおり
、こうして前記窓内のすべての画素に対するデータが単
一の読み出し動作で読み出され得ることを特徴とするデ
ータの記憶および検索方法。 2)NXNZ値像面のMXM窓内のデータの記憶および
検索のための方法において、 (a)面のNxN画素に対する同一の2値データを同時
にM2個の同一ランダムアクセスメモリ内に書き込む過
程と(N:整数、M:奇数、MくN)、 (b)2値像面の窓の中心画素のアドレスを、それぞれ
前記ランダムアクセスメモリの1つと組み合わされてい
るM2個のシャフリング手段に供給する過程と、 (C)各シャフリング手段内で、前記中心画素の前記ア
ドレスから窓内の画素のアドレスを導出する過程と、 (d)それぞれ導出されたアドレス位置で各ランダムア
クセスメモリ内のデータを読み出す過程とを含んでおり
、こうして前記窓内のすべての画素に対するデータが1
つの読み出し動作で読み出され得ることを特徴とするデ
ータの記憶および検索方法。 3)’M=3であることを特徴とする特許請求の範囲第
2項記載の方法。 4)2値像面内の窓に対するデータの記憶および検索の
ための装置において、 (a)面のすべての画素にり・目−ろ同一の2値データ
を同n:Hに複数間のラングJ・−メクセスメモリ内に
書き込むための手段と、 (b)2(#i像面の窓の中心側3′、のアドレスを、
それぞれi;1記ランダムアクセスメモリの1一つと組
み合わされてオンリ7+:、)こそれぞれ前記中心画素
σ)前記アルレスから窓内の画素のア1、レスを導出す
る複数(IIJのア1ルスシャーノフに供給するため0
)手段と、 (、−、)導出されノこア11ノス位置をそれぞれのラ
ンダムアクセスメモリに(」(給するための手段と、(
d)それぞれ導出されたアドレス位置で各ランダムアク
レスメモリ内のデータを読め出j−ための手段とを含ん
でいることを特徴とするデータの記憶よンよび検索装置
。 5)前記アドレスシャフラが、隣接画素の列および行ア
ドレスを発生するべく縦続接続された2つのアップ/ダ
ウン同期2進カウンクを含む算術要素であることを特徴
とする特許請求の範囲第4項記載の装置。 6)前記アドレスシャフラがプログラム可能であること
を特徴とする特許請求の範囲第5項記載の装置。 7)前記2値像面がNXN2値像面であり、またNが整
数であることを特徴とする特許請求の範囲第4項記載の
装置。 8)9個のランダムアクセスメモリを含んでおり、前記
窓が3×3窓であり、また前記ランダムアクセスメモリ
がN2×1ビツトのランダムアクセスメモリであること
を特徴とする特許請求の範囲第7項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59128384A | 1984-03-19 | 1984-03-19 | |
US591283 | 1984-03-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60211580A true JPS60211580A (ja) | 1985-10-23 |
Family
ID=24365859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60054081A Pending JPS60211580A (ja) | 1984-03-19 | 1985-03-18 | データの記憶および検索方法、装置 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0157274A2 (ja) |
JP (1) | JPS60211580A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6247786A (ja) * | 1985-08-27 | 1987-03-02 | Hamamatsu Photonics Kk | 近傍画像処理専用メモリ |
RS57312B1 (sr) | 2013-11-28 | 2018-08-31 | Ideco Ind S A | Sistem sa mrežom protiv komaraca za fiksnu i zglobnu donju vođicu |
HUE056987T2 (hu) | 2018-02-26 | 2022-04-28 | Argyrios Papadopoulos | Önmûködõ szúnyogháló rendszer |
-
1985
- 1985-03-18 EP EP85103127A patent/EP0157274A2/de not_active Withdrawn
- 1985-03-18 JP JP60054081A patent/JPS60211580A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0157274A2 (de) | 1985-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0293701B1 (en) | Parallel neighborhood processing system and method | |
JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
US4621324A (en) | Processor for carrying out vector operation wherein the same vector element is used repeatedly in succession | |
JPS60211580A (ja) | データの記憶および検索方法、装置 | |
JPS5850693A (ja) | メモリシステムのメモリアクセス方法 | |
JPH023163A (ja) | 多ポートメモリ | |
JPS59177782A (ja) | バツフアメモリ制御方式 | |
JP2812292B2 (ja) | 画像処理装置 | |
JPH02148237A (ja) | データのブロツクを記憶させ且つ操作を加えるための方法 | |
JPS61256478A (ja) | 並列処理計算機 | |
JPS58142459A (ja) | 主記憶装置 | |
JPS6233625B2 (ja) | ||
JP2855899B2 (ja) | 機能メモリ | |
JP2515724B2 (ja) | 画像処理装置 | |
JPS6043775A (ja) | デ−タ処理装置 | |
JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
JP3655658B2 (ja) | 数値制御装置 | |
JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
JPH04107636A (ja) | ファジィ推論演算装置 | |
JPS6010669B2 (ja) | 記憶装置制御方式 | |
JPS63153655A (ja) | メモリアクセス制御方式 | |
JPH06131519A (ja) | Icカード | |
JPH0448354A (ja) | 画像記憶装置 | |
JPH01156863A (ja) | 計算機システム | |
RU95107622A (ru) | Ассоциативная запоминающая матрица |