JPH0213270A - 3相インバータの制御回路 - Google Patents
3相インバータの制御回路Info
- Publication number
- JPH0213270A JPH0213270A JP63160399A JP16039988A JPH0213270A JP H0213270 A JPH0213270 A JP H0213270A JP 63160399 A JP63160399 A JP 63160399A JP 16039988 A JP16039988 A JP 16039988A JP H0213270 A JPH0213270 A JP H0213270A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- circuit
- inverter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000010304 firing Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高調波含有率が高い負荷や単相負荷を接続
しても、出力電圧波形の歪みが少い3相インバータの制
御回路に関する。
しても、出力電圧波形の歪みが少い3相インバータの制
御回路に関する。
コンビエータなどの電子機器は、その電源に対して要求
する電圧と周波数の変動許容範囲が僅かであることから
、一般に定電圧定周波@電源装置(以下ではCVCFl
ffil装置と略記する)を使用するのであるが、この
CVCF電源装置は、商用交流電力を直流電力に変換す
る整流器と、この整流器が出力する直流電力を定電圧・
定周波数の3相交流電力に変換するインバータとで構成
し、必要に応じて商用交流電源が停電したときでもコン
ピュータへの電力供給が継続できるように、パンテリー
を備えて、このバ・ンテリーでバンクアンプするように
している。
する電圧と周波数の変動許容範囲が僅かであることから
、一般に定電圧定周波@電源装置(以下ではCVCFl
ffil装置と略記する)を使用するのであるが、この
CVCF電源装置は、商用交流電力を直流電力に変換す
る整流器と、この整流器が出力する直流電力を定電圧・
定周波数の3相交流電力に変換するインバータとで構成
し、必要に応じて商用交流電源が停電したときでもコン
ピュータへの電力供給が継続できるように、パンテリー
を備えて、このバ・ンテリーでバンクアンプするように
している。
ところで、CVCF電源装置の負荷であるコンピュータ
は、その内部電源の入力回路がコンデンサインプット形
整流回路となっているものが大部分である。それ故、通
常のCVCF電源装置ではその出力電圧波形が歪んでし
まい、コンピュータが誤動作をするなどの不都合を生じ
ていた。
は、その内部電源の入力回路がコンデンサインプット形
整流回路となっているものが大部分である。それ故、通
常のCVCF電源装置ではその出力電圧波形が歪んでし
まい、コンピュータが誤動作をするなどの不都合を生じ
ていた。
これに対しては、たとえばバイポーラトランジスタやM
OSFET (金属酸化半導体電界効果トランジスタ)
など、高速でのスイッチングを行うことができる半導体
スイッチ素子を使用した単相インバータ3台を組合わせ
て3相インバータを形成させ、これら3台の単相インバ
ータを適切に制御することで解決している。
OSFET (金属酸化半導体電界効果トランジスタ)
など、高速でのスイッチングを行うことができる半導体
スイッチ素子を使用した単相インバータ3台を組合わせ
て3相インバータを形成させ、これら3台の単相インバ
ータを適切に制御することで解決している。
第2図は高調波含有率が高い負荷に3相交流電力を供給
する3相インバータの従来例を示した主回路接続図であ
る。
する3相インバータの従来例を示した主回路接続図であ
る。
この第2回において、符号11.12および13は平滑
コンデンサ、符号14.15および16は単相電力変換
手段としての単相インバータであって、直流電s2から
の直流電力を、平滑コンデンサと単相インバータとで、
別個に単相交流電力に変換している。よって3台の単相
インバータ14.15゜16の出力を相互に120度ず
つの位相差で組合せることにより、負荷としてのコンピ
ュータ3に3相交流電力を供給するのであるが、これら
3台の単相インバータ14.15.16はそれぞれが別
個にインバータ制御回路17.18.19を備えており
、インバータを構成している半導体スイッチ素子として
のバイポーラトランジスタを適切な制御により高速スイ
ッチング動作させることで、コンピュータ3に波形歪み
の少い交流電力を供給する。
コンデンサ、符号14.15および16は単相電力変換
手段としての単相インバータであって、直流電s2から
の直流電力を、平滑コンデンサと単相インバータとで、
別個に単相交流電力に変換している。よって3台の単相
インバータ14.15゜16の出力を相互に120度ず
つの位相差で組合せることにより、負荷としてのコンピ
ュータ3に3相交流電力を供給するのであるが、これら
3台の単相インバータ14.15.16はそれぞれが別
個にインバータ制御回路17.18.19を備えており
、インバータを構成している半導体スイッチ素子として
のバイポーラトランジスタを適切な制御により高速スイ
ッチング動作させることで、コンピュータ3に波形歪み
の少い交流電力を供給する。
第3図は第2図に示すインバータ制御回路の従来例を示
した制御ブロック図である。
した制御ブロック図である。
この第3図に示す制御回路の動作は次の通りである。す
なわち単相計器用変圧器(以下では単相PTと略記する
)20はたとえば第1相川単相インバータ 14の出力
電圧を検出し、これを整流回路21 とフィルタ回路2
2とで平滑な検出電圧信号に、f換する。一方、電圧設
定器23はこの単相インバータ 14が出力するべき電
圧を設定しているので、比例積分調節回路(以下ではP
Ifi節回路出回路する)24にこの検出電圧信号と設
定電圧信号との偏差を入力させ、このPI調節回路24
から入力偏差を零に制御する信号を取出す。
なわち単相計器用変圧器(以下では単相PTと略記する
)20はたとえば第1相川単相インバータ 14の出力
電圧を検出し、これを整流回路21 とフィルタ回路2
2とで平滑な検出電圧信号に、f換する。一方、電圧設
定器23はこの単相インバータ 14が出力するべき電
圧を設定しているので、比例積分調節回路(以下ではP
Ifi節回路出回路する)24にこの検出電圧信号と設
定電圧信号との偏差を入力させ、このPI調節回路24
から入力偏差を零に制御する信号を取出す。
符号28はクロックパルスを出力する発振回路であって
、正弦波データを収めたメモリー26とカウンタ27
ならびにこのクロックパルスによりデジタル量の正弦波
信号を創成して、これを乗算形D/Aコンバータ25に
与えることにより、この乗算形D/Aコンバータ25か
らは、’P I調節回路24の出力信号に対応した娠幅
のアナログ正弦波信号を出力させる。
、正弦波データを収めたメモリー26とカウンタ27
ならびにこのクロックパルスによりデジタル量の正弦波
信号を創成して、これを乗算形D/Aコンバータ25に
与えることにより、この乗算形D/Aコンバータ25か
らは、’P I調節回路24の出力信号に対応した娠幅
のアナログ正弦波信号を出力させる。
比例調節回路(以下ではP調節回路と略記する)29は
この乗算形D/Aコンバータ25が出力する正弦波信号
と、単相PT20が検出する正弦波状の検出電圧信号と
の偏差を入力してこれを増幅する。
この乗算形D/Aコンバータ25が出力する正弦波信号
と、単相PT20が検出する正弦波状の検出電圧信号と
の偏差を入力してこれを増幅する。
発振回路28からのクロックパルスをベースにして、た
とえば3角波状で高周波数の搬送波を搬送波発生回路3
1が出力するので、P調節回路29で増幅された信号と
この搬送波とをパルス幅変調回路(以下ではPWM回路
と略記する)30においてパルス幅変調し、点弧信号同
* 32を経て単相インバータ14を構成している各バ
イポーラトランジスタに点弧信号を送り、これらを11
11次オン・オフ動作させて単相交流をこのインバータ
14から出力させる。
とえば3角波状で高周波数の搬送波を搬送波発生回路3
1が出力するので、P調節回路29で増幅された信号と
この搬送波とをパルス幅変調回路(以下ではPWM回路
と略記する)30においてパルス幅変調し、点弧信号同
* 32を経て単相インバータ14を構成している各バ
イポーラトランジスタに点弧信号を送り、これらを11
11次オン・オフ動作させて単相交流をこのインバータ
14から出力させる。
他の単相インバータ15 と16にも、それぞれ第3図
に示す構成のインバータ制御回路1B と19とが付属
しているので、3台の単相インバータ14.15.16
が出力する単相交流の位相を相互に電気角で120度ず
つずらすことで、3相交流を得ることができる。
に示す構成のインバータ制御回路1B と19とが付属
しているので、3台の単相インバータ14.15.16
が出力する単相交流の位相を相互に電気角で120度ず
つずらすことで、3相交流を得ることができる。
〔発明が解決しようとする課題〕
第2図と第3図で記述したように、3台の単相インバー
タ 14.15.16 と、3&[iのインバータ制御
回路17,18.19 とにより、コンピュータのよう
なコンデンサインプット形整流回路が負荷である場合で
も、波形歪みの少ない3相交流電力を供給できるのであ
るが、単相インバータを3台使用するのは止むを得ない
としても、インバータ制御回路も3台分使用するため、
部品点数が多く、装置が大形化し、かつコストも上昇す
る不都合がある。
タ 14.15.16 と、3&[iのインバータ制御
回路17,18.19 とにより、コンピュータのよう
なコンデンサインプット形整流回路が負荷である場合で
も、波形歪みの少ない3相交流電力を供給できるのであ
るが、単相インバータを3台使用するのは止むを得ない
としても、インバータ制御回路も3台分使用するため、
部品点数が多く、装置が大形化し、かつコストも上昇す
る不都合がある。
そこでこの発明の目的は、単相インバータを3台組合わ
せて3相交流電力を得る3相インバータの制御回路の共
通化により、当該3相インバータの制御回路の部品点数
を削減して、装置の小形化・低コスト化を図ることにあ
る。
せて3相交流電力を得る3相インバータの制御回路の共
通化により、当該3相インバータの制御回路の部品点数
を削減して、装置の小形化・低コスト化を図ることにあ
る。
上記の目的を達成するために、この発明の制御回路は、
半導体スイッチ素子のブリッジ接続で構成している単相
電力変換手段を3台組合わせて形成している3相インバ
ータにおいて、前記3相インバータが出力する3相交流
電圧の平均値を出力する整流手段と、この平均値と別途
に設定する電圧との偏差を零に調節する比例積分調節手
段と、この比例積分調節手段出力信号に対応した振幅の
正弦波信号を各相ごとに出力する3組の正弦波発生手段
と、この正弦波信号と前記3相インバータの出力相電圧
の偏差を各相ごとに調節する3Mの比例調節手段と、こ
の比例調節手段出力信号を各相ごとに搬送波でパルス幅
変調する3紺のパルス幅変調手段と、このパルス幅変調
手段出力信号から前記3台の単相電力変換手段に別個に
与える点弧信号を作成する3組の点弧信号発生手段とを
備えるものとする。
半導体スイッチ素子のブリッジ接続で構成している単相
電力変換手段を3台組合わせて形成している3相インバ
ータにおいて、前記3相インバータが出力する3相交流
電圧の平均値を出力する整流手段と、この平均値と別途
に設定する電圧との偏差を零に調節する比例積分調節手
段と、この比例積分調節手段出力信号に対応した振幅の
正弦波信号を各相ごとに出力する3組の正弦波発生手段
と、この正弦波信号と前記3相インバータの出力相電圧
の偏差を各相ごとに調節する3Mの比例調節手段と、こ
の比例調節手段出力信号を各相ごとに搬送波でパルス幅
変調する3紺のパルス幅変調手段と、このパルス幅変調
手段出力信号から前記3台の単相電力変換手段に別個に
与える点弧信号を作成する3組の点弧信号発生手段とを
備えるものとする。
(作用)
この発明は、高速半導体スイッチ素子を使用して高周波
変調するインバータでは、このインバータの出力インピ
ーダンスを低くできるのであるが、出力インピーダンス
を低くすれば、3相交流出力に不平衡負荷(たとえば単
相負荷)が印加されても、3相出力電圧は殆ど変化しな
いことから、3相交流の線間電圧平均値で比例積分制御
を行って出力電圧を一定にする。さらに各相電圧を比例
制御することでコンデンサインプット形整流回路などが
負荷である場合でも、出力電圧波形の歪みを抑制できる
ので、このような制御を行う場合の各相電圧の比例制御
のみは各単相インバータごとに行うが、3組交流線間電
圧平均値での比例積分制御は3組分−括とすることで、
部品点数の削減を行うものである。
変調するインバータでは、このインバータの出力インピ
ーダンスを低くできるのであるが、出力インピーダンス
を低くすれば、3相交流出力に不平衡負荷(たとえば単
相負荷)が印加されても、3相出力電圧は殆ど変化しな
いことから、3相交流の線間電圧平均値で比例積分制御
を行って出力電圧を一定にする。さらに各相電圧を比例
制御することでコンデンサインプット形整流回路などが
負荷である場合でも、出力電圧波形の歪みを抑制できる
ので、このような制御を行う場合の各相電圧の比例制御
のみは各単相インバータごとに行うが、3組交流線間電
圧平均値での比例積分制御は3組分−括とすることで、
部品点数の削減を行うものである。
第1図は本発明の実施例をあられした制御ブロック図で
あって、3台の単相インバータのすべてを制御する回路
である。
あって、3台の単相インバータのすべてを制御する回路
である。
この第1図において、3台の単相インバータを組合わせ
ることで得られる3相交流電圧を3相PT 40で検出
し、整流回路41 とフィルタ回路42 とにより平滑
な検出電圧信号を求める。次いで、この検出電圧信号と
電圧設定器23による設定電圧信号との偏差を零に制御
する動作をPliji節回路24に行わせるのは、第3
図で既述の従来例回路の場合と同じである。そしてこれ
ら3相PT40、整流回路41 フィルタ回路42、
電圧設定器23ならびにPIm節回路24 は、3台の
単相インバータに対して共通に1台ずつ用意すればよい
。またクロックパルスを出力する発振回路28、カウン
タ27および搬送波発生回路、31 も、同様に3台の
単相インバータに対して共通に1台ずつ用意すればよい
。
ることで得られる3相交流電圧を3相PT 40で検出
し、整流回路41 とフィルタ回路42 とにより平滑
な検出電圧信号を求める。次いで、この検出電圧信号と
電圧設定器23による設定電圧信号との偏差を零に制御
する動作をPliji節回路24に行わせるのは、第3
図で既述の従来例回路の場合と同じである。そしてこれ
ら3相PT40、整流回路41 フィルタ回路42、
電圧設定器23ならびにPIm節回路24 は、3台の
単相インバータに対して共通に1台ずつ用意すればよい
。またクロックパルスを出力する発振回路28、カウン
タ27および搬送波発生回路、31 も、同様に3台の
単相インバータに対して共通に1台ずつ用意すればよい
。
3台の単相インバータのうちの第1相用インバータには
乗算形D/Aコンバータ25A、メモリー26A、PA
IN節回路29A%PWM回路30Aおよび点弧信号回
路32Aを用意し、第3図で既述の従来例回路と同様の
動作を行わせる。すなわち発振回路28 とカウンタ2
7およびメモリー26Aとで得られるデジタル正弦波信
号と、PI調節回路24の出力信号とを乗算形D/Aコ
ンバータ25Aにおいて掛は合わせることで、アナログ
正弦波信号を得るのであるが、このアナログ正弦波信号
は、PI調節回路24の出力が高いときはその振幅が大
、またPlil1節回路24の出力が低いときはその振
幅が小となる。
乗算形D/Aコンバータ25A、メモリー26A、PA
IN節回路29A%PWM回路30Aおよび点弧信号回
路32Aを用意し、第3図で既述の従来例回路と同様の
動作を行わせる。すなわち発振回路28 とカウンタ2
7およびメモリー26Aとで得られるデジタル正弦波信
号と、PI調節回路24の出力信号とを乗算形D/Aコ
ンバータ25Aにおいて掛は合わせることで、アナログ
正弦波信号を得るのであるが、このアナログ正弦波信号
は、PI調節回路24の出力が高いときはその振幅が大
、またPlil1節回路24の出力が低いときはその振
幅が小となる。
このようにして求めたアナログ正弦波信号と、3相PT
40から取出した第1相電圧信号との偏差をP調節回路
29Aに入力してこれを増幅し、さらに搬送波発生回路
31が出力する搬送波とによりパルス幅変調をPWM回
路30Aで行う。その結果を点弧信号同11132Aを
経て第1相川インバータに与えるようにしている。
40から取出した第1相電圧信号との偏差をP調節回路
29Aに入力してこれを増幅し、さらに搬送波発生回路
31が出力する搬送波とによりパルス幅変調をPWM回
路30Aで行う。その結果を点弧信号同11132Aを
経て第1相川インバータに与えるようにしている。
第2相川インバータと第3相用インバータでも、それぞ
れに対して用意している乗算形D/Aコンバーク25B
と250.メモリー26Bと26C,PtA節回路29
Bと29C,PWM回路30Bと3001点弧信号回路
32Bと32Cとが上記と同様な動作を行う。
れに対して用意している乗算形D/Aコンバーク25B
と250.メモリー26Bと26C,PtA節回路29
Bと29C,PWM回路30Bと3001点弧信号回路
32Bと32Cとが上記と同様な動作を行う。
この発明によれば、高速スインチング動作を行う半導体
スイッチ素子で構成した3台の単相インバータを組合わ
せて3相インバータを形成するのであるが、この3相イ
ンバータが出力する3相線間電圧の平均値を検出し、こ
れを比例積分制御することで出力電圧を定電圧制御しな
がら、各相ごとに相電圧を比例制御するようにしている
。この場合、各相電圧の比例制御部分は、3台の単相イ
ンバータのそれぞれに制御回路を必要とするが、これ以
外の制御回路は3台の単相インバータに共通に1組用意
すればよいので、不平衡負荷や高調波含有率の高い負荷
を接続した場合でも、波形歪みのない3相交流電力を、
部品点数の少ない低価格の制御回路で制御できる効果を
得る。
スイッチ素子で構成した3台の単相インバータを組合わ
せて3相インバータを形成するのであるが、この3相イ
ンバータが出力する3相線間電圧の平均値を検出し、こ
れを比例積分制御することで出力電圧を定電圧制御しな
がら、各相ごとに相電圧を比例制御するようにしている
。この場合、各相電圧の比例制御部分は、3台の単相イ
ンバータのそれぞれに制御回路を必要とするが、これ以
外の制御回路は3台の単相インバータに共通に1組用意
すればよいので、不平衡負荷や高調波含有率の高い負荷
を接続した場合でも、波形歪みのない3相交流電力を、
部品点数の少ない低価格の制御回路で制御できる効果を
得る。
【図面の簡単な説明】
第1図は本発明の実施例をあられした制御ブロック図、
第2図は高調波含有率が高い負荷に3相交流電力を供給
する3和インバータの従来例を示した主回路接続図、第
3図は第2図に示すインバータ制御回路の従来例を示し
た制御ブロック図である。 2・・・直流電源、3・・・負荷としてのコンビ二一夕
、11、12.13・・・平滑コンデンサ、14.15
.16・・・単相インバータ、17.18.19・・・
インバータ制御回路、20・・・単相P T、 21.
41・・・整流回路、22.42・・・フィルタ回路、
23・・・電圧設定器、24・・・PIA@節回路、2
5.25A、25B、25C・・・乗算形D/Aコンバ
ータ、26、26A、、 26B、 26C・・・メモ
リー、27・・・カウンタ、2B=・・発振回路、29
.29A、 29B 、 29C・P調節回路、30.
30A、30B、30C・・・PWM回路、31・・・
搬送波発生回路、32.32A、32B、32C・=−
点弧信号て 凹
第2図は高調波含有率が高い負荷に3相交流電力を供給
する3和インバータの従来例を示した主回路接続図、第
3図は第2図に示すインバータ制御回路の従来例を示し
た制御ブロック図である。 2・・・直流電源、3・・・負荷としてのコンビ二一夕
、11、12.13・・・平滑コンデンサ、14.15
.16・・・単相インバータ、17.18.19・・・
インバータ制御回路、20・・・単相P T、 21.
41・・・整流回路、22.42・・・フィルタ回路、
23・・・電圧設定器、24・・・PIA@節回路、2
5.25A、25B、25C・・・乗算形D/Aコンバ
ータ、26、26A、、 26B、 26C・・・メモ
リー、27・・・カウンタ、2B=・・発振回路、29
.29A、 29B 、 29C・P調節回路、30.
30A、30B、30C・・・PWM回路、31・・・
搬送波発生回路、32.32A、32B、32C・=−
点弧信号て 凹
Claims (1)
- 1)半導体スイッチ素子のブリッジ接続で構成してい
る単相電力変換手段を3台組合わせて形成している3相
インバータにおいて、前記3相インバータが出力する3
相交流電圧の平均値を出力する整流手段と、この平均値
と別途に設定する電圧との偏差を零に調節する比例積分
調節手段と、この比例積分調節手段出力信号に対応した
振幅の正弦波信号を各相ごとに出力する3組の正弦波発
生手段と、この正弦波信号と前記3相インバータの出力
相電圧の偏差を各相ごとに調節する3組の比例調節手段
と、この比例調節手段出力信号を各相ごとに搬送波でパ
ルス幅変調する3組のパルス幅変調手段と、このパルス
幅変調手段出力信号から前記3台の単相電力変換手段に
別個に与える点弧信号を作成する3組の点弧信号発生手
段とを備えていることを特徴とする3相インバータの制
御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63160399A JPH074066B2 (ja) | 1988-06-28 | 1988-06-28 | 3相インバータの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63160399A JPH074066B2 (ja) | 1988-06-28 | 1988-06-28 | 3相インバータの制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0213270A true JPH0213270A (ja) | 1990-01-17 |
JPH074066B2 JPH074066B2 (ja) | 1995-01-18 |
Family
ID=15714105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63160399A Expired - Fee Related JPH074066B2 (ja) | 1988-06-28 | 1988-06-28 | 3相インバータの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH074066B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011058A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 画像形成装置 |
GB2440559A (en) * | 2006-08-04 | 2008-02-06 | Siemens Plc | Voltage source inverter output voltage error compensation |
US8037030B2 (en) | 2006-06-20 | 2011-10-11 | Kabushiki Kaisha Toshiba | Data management apparatus, data management program and data management method |
CN104242708A (zh) * | 2014-09-23 | 2014-12-24 | 北京航天控制仪器研究所 | 一种基于IPM同时输出50Hz单相220V和三相380V大功率交流电电路 |
-
1988
- 1988-06-28 JP JP63160399A patent/JPH074066B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011058A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 画像形成装置 |
US8037030B2 (en) | 2006-06-20 | 2011-10-11 | Kabushiki Kaisha Toshiba | Data management apparatus, data management program and data management method |
GB2440559A (en) * | 2006-08-04 | 2008-02-06 | Siemens Plc | Voltage source inverter output voltage error compensation |
GB2440559B (en) * | 2006-08-04 | 2009-02-25 | Siemens Plc | Voltage source inverter output voltage error compensation |
CN104242708A (zh) * | 2014-09-23 | 2014-12-24 | 北京航天控制仪器研究所 | 一种基于IPM同时输出50Hz单相220V和三相380V大功率交流电电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH074066B2 (ja) | 1995-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2337921C (en) | Pwm controlled power conversion device | |
JPH04217822A (ja) | 交流出力変換器の並列運転制御装置 | |
EP0672317A1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
KR910002094A (ko) | 3상변환장치 | |
JP3203464B2 (ja) | 交流電力変換装置 | |
JPH0251360A (ja) | Pwm昇圧コンバータの制御装置 | |
JPH0213270A (ja) | 3相インバータの制御回路 | |
JP2708648B2 (ja) | 並列運転制御装置 | |
JP2924601B2 (ja) | 電力変換装置 | |
JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
JP3262160B2 (ja) | インバ−タの制御方法及びインバ−タ装置 | |
JP3211944B2 (ja) | インバータ装置 | |
JP6868927B1 (ja) | 三相インバータの3パルスpwm制御法 | |
JPH1052062A (ja) | 3レベルインバータの制御装置 | |
JP4448294B2 (ja) | 電力変換装置 | |
JP3246584B2 (ja) | Ac/dcコンバータ | |
JPS62268396A (ja) | 交流モ−タ給電用3相インバ−タの基準電圧形成方法及び装置 | |
KR930010644B1 (ko) | 인버터 전류제어장치 | |
JP3261998B2 (ja) | インバータ制御装置 | |
JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
JPH11225477A (ja) | フィルタリング機能付き正弦波コンバータ | |
JPH03164071A (ja) | パルス幅変調形インバータの制御方法 | |
JPH01126169A (ja) | インバータ制御装置 | |
JPH09312978A (ja) | 直流−交流電流形変換器の制御装置 | |
JPH0515167A (ja) | 中性点クランプ式電力変換器の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |