JPH02129924A - 配線部材及びその製造方法 - Google Patents
配線部材及びその製造方法Info
- Publication number
- JPH02129924A JPH02129924A JP28458888A JP28458888A JPH02129924A JP H02129924 A JPH02129924 A JP H02129924A JP 28458888 A JP28458888 A JP 28458888A JP 28458888 A JP28458888 A JP 28458888A JP H02129924 A JPH02129924 A JP H02129924A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- base insulator
- metal wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000012212 insulator Substances 0.000 claims abstract description 31
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000004544 sputter deposition Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001507 metal halide Inorganic materials 0.000 claims description 6
- -1 metal halide compound Chemical class 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 117
- 239000002356 single layer Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 24
- 238000005530 etching Methods 0.000 description 13
- 239000007789 gas Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001182 laser chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線技術に関し、特に、下地絶縁物の表面に
金属配線層を形成する配線技術に適用して有効な技術に
関するものである。
金属配線層を形成する配線技術に適用して有効な技術に
関するものである。
半導体デバイスにおいて使用される金属配線層として1
選択CVD法で堆積されたタングステン(W)層を使用
する技術が開発されている。この種の技術は、例えば月
刊セミコンダクタ ワールド。
選択CVD法で堆積されたタングステン(W)層を使用
する技術が開発されている。この種の技術は、例えば月
刊セミコンダクタ ワールド。
1987年2月号、第65頁乃至第70頁に記載されて
いる。
いる。
前記選択CVD法はWMを導体膜上に選択的に堆積でき
るので堆積後の形状加工を必要としない特徴がある。ま
た、選択CVD法は急峻な段差部分の被着性(ステップ
カバレッジ)が優れているので断線不良等を低減して高
信頼性を図ることができる特徴があるにの選択CVD法
で堆積されたWMは例えば下層配線と上層配線とを接続
するために層間絶縁膜に形成された接続孔内に埋込む導
体物として使用されている。下層配線、上層配線の夫々
はスパッタ法で堆積したアルミニウム(AQ)配線で形
成されている。このAQ配線は、CVD法に比べて被着
性が低いが、抵抗値が低く又長い間配線材料として使用
されているので信頼性が高い特徴がある。
るので堆積後の形状加工を必要としない特徴がある。ま
た、選択CVD法は急峻な段差部分の被着性(ステップ
カバレッジ)が優れているので断線不良等を低減して高
信頼性を図ることができる特徴があるにの選択CVD法
で堆積されたWMは例えば下層配線と上層配線とを接続
するために層間絶縁膜に形成された接続孔内に埋込む導
体物として使用されている。下層配線、上層配線の夫々
はスパッタ法で堆積したアルミニウム(AQ)配線で形
成されている。このAQ配線は、CVD法に比べて被着
性が低いが、抵抗値が低く又長い間配線材料として使用
されているので信頼性が高い特徴がある。
本発明者は、前述の選択CVD法における基礎研究の結
果、次のような問題点を見出した。
果、次のような問題点を見出した。
前記WMの選択CVD法は、基本的には絶縁膜上に堆積
させることができないので、前述のように、下層配線層
と上層配線層とを接続する導体物として使用されている
。つまり、WMは、層間絶縁膜に形成された接続孔内か
ら露出する下層配線層(導体物)の表面にのみ選択的に
堆積している。
させることができないので、前述のように、下層配線層
と上層配線層とを接続する導体物として使用されている
。つまり、WMは、層間絶縁膜に形成された接続孔内か
ら露出する下層配線層(導体物)の表面にのみ選択的に
堆積している。
このため、WMは上層配線層の一部でしかなく、層間絶
縁膜上を延在する上層配線層が必要になるので、実質的
に上層配線層が複合膜化し、配線構造が複雑になるとい
う問題点があった。
縁膜上を延在する上層配線層が必要になるので、実質的
に上層配線層が複合膜化し、配線構造が複雑になるとい
う問題点があった。
また、前記上層配線層は、スパッタ法で層間絶縁膜の表
面上の全面に堆積後、エツチングマスクを形成し、この
マスクを用いてエツチングすることにより所定の形状に
パターンニングされている。
面上の全面に堆積後、エツチングマスクを形成し、この
マスクを用いてエツチングすることにより所定の形状に
パターンニングされている。
このため、半導体デバイスの配線形成工程数が増大する
という問題点があった。
という問題点があった。
また、前記接続孔内に埋込まれたWMは上層配線層のア
ルミニウム配線と合金化反応し易く、この反応部分にお
ける抵抗値が増大するという問題点があった。
ルミニウム配線と合金化反応し易く、この反応部分にお
ける抵抗値が増大するという問題点があった。
本発明の目的は、配線部材の配線構造を簡単化すること
が可能な技術を提供することにある。
が可能な技術を提供することにある。
本発明の他の目的は、配線部材の製造工程数を低減する
ことが可能な技術を提供することにある。
ことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
(1)下地絶縁物に形成された開口から露出する導体物
の表面及び下地絶縁物の所定の領域に金属配線層を堆積
する配線部材において、前記下地絶縁物の配線形成領域
の表面に改質層を設け、この改質層の表面上及び前記下
地絶縁物の開口から露出する導体物の表面上に選択CV
D法で堆積した金属配線層を設ける。
の表面及び下地絶縁物の所定の領域に金属配線層を堆積
する配線部材において、前記下地絶縁物の配線形成領域
の表面に改質層を設け、この改質層の表面上及び前記下
地絶縁物の開口から露出する導体物の表面上に選択CV
D法で堆積した金属配線層を設ける。
(2)下地絶縁物の表面上に金属配線層を形成する配線
部材の製造方法において、下地絶縁物の配線形成領域の
表面を改質する工程と、この下地絶縁物の改質された表
面に、ハロゲン化金属化合物をソースガスとした選択C
VD法で金属配線層を選択的に堆積させる工程とを備え
る。
部材の製造方法において、下地絶縁物の配線形成領域の
表面を改質する工程と、この下地絶縁物の改質された表
面に、ハロゲン化金属化合物をソースガスとした選択C
VD法で金属配線層を選択的に堆積させる工程とを備え
る。
上述した手段(1)によれば、前記下地絶縁物に形成さ
れた開口から露出する導体物の表面上及び下地絶縁物の
改質層の表面上に選択CVD法で堆積した単層の金属配
線層を形成することができるので、配線構造を簡単にす
ることができる。
れた開口から露出する導体物の表面上及び下地絶縁物の
改質層の表面上に選択CVD法で堆積した単層の金属配
線層を形成することができるので、配線構造を簡単にす
ることができる。
上述した手段(2)によれば、前記下地絶縁物の改質さ
れた表面上に所定形状の金属配線層を選択的に形成する
ことができるので、前記金属配線層を所定形状にパター
ンニングするエツチング工程に相当する分、配線部材の
製造工程数を低減することができる。
れた表面上に所定形状の金属配線層を選択的に形成する
ことができるので、前記金属配線層を所定形状にパター
ンニングするエツチング工程に相当する分、配線部材の
製造工程数を低減することができる。
以下、本発明の構成について、MOSデバイスに本発明
を適用した実施例とともに説明する。
を適用した実施例とともに説明する。
なお、実施例を説明するための全図において。
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。
の説明は省略する。
(実施例I)
本発明の実施例■であるMOSデバイスの要部を第1図
(断面図)に示す。
(断面図)に示す。
第1図に示すように、MOSデバイス(半導体集積回路
装置)は単結晶珪素からなるp型半導体基板1で構成さ
れている。各MISFETQは。
装置)は単結晶珪素からなるp型半導体基板1で構成さ
れている。各MISFETQは。
フィールド絶縁膜2及びP型チャネルストッパ領域3で
周囲を規定された領域内において、半導体基板1(又は
その主面部に形成されたウェル領域)に形成されている
。つまり、MISFETQは、半導体基板1(チャネル
形成領域)、ゲート絶縁膜4、ゲート電極5.ソース領
域及びドレイン領域である一対のn型半導体領域6及び
一対のn゛型半導体領域8で構成されている。MISF
ETQは、この構造に限定されないが、ドレイン領域の
チャネル形成領域側が低不純物濃度のn型半導体領域6
で形成されたL D D (L ightly旦ape
d D rain)構造で構成されている。前記ゲート
電極5の側壁には高不純物濃度のn゛型半導体領域8を
形成するためのサイドウオールスペーサ7を設けている
。
周囲を規定された領域内において、半導体基板1(又は
その主面部に形成されたウェル領域)に形成されている
。つまり、MISFETQは、半導体基板1(チャネル
形成領域)、ゲート絶縁膜4、ゲート電極5.ソース領
域及びドレイン領域である一対のn型半導体領域6及び
一対のn゛型半導体領域8で構成されている。MISF
ETQは、この構造に限定されないが、ドレイン領域の
チャネル形成領域側が低不純物濃度のn型半導体領域6
で形成されたL D D (L ightly旦ape
d D rain)構造で構成されている。前記ゲート
電極5の側壁には高不純物濃度のn゛型半導体領域8を
形成するためのサイドウオールスペーサ7を設けている
。
前記MISFETQのソース領域、ドレイン領域の夫々
であるn゛型半導体領域8には層間絶縁膜9に形成され
た接続孔10を通して金属配線層11が設けられている
。
であるn゛型半導体領域8には層間絶縁膜9に形成され
た接続孔10を通して金属配線層11が設けられている
。
前記層間絶縁膜9は例えばCVD法で堆積した酸化珪素
膜(PSG膜やBPSG膜も含む)で形成されている。
膜(PSG膜やBPSG膜も含む)で形成されている。
前記金属配線層11は選択CVD法で堆積したW層で形
成されている。この金属配線層11は層間絶縁膜9に形
成された接続孔10から露出するn゛型半導体領域8(
導体物)の表面上及び層間絶縁膜9の所定領域の表面上
に連続的に設けられている。層間絶縁膜9の金属配線層
11が延在する表面には改質層9Aが設けられ、金属配
線層!1は層間絶縁膜9の改質層9Aの表面上に選択的
に設けられている。
成されている。この金属配線層11は層間絶縁膜9に形
成された接続孔10から露出するn゛型半導体領域8(
導体物)の表面上及び層間絶縁膜9の所定領域の表面上
に連続的に設けられている。層間絶縁膜9の金属配線層
11が延在する表面には改質層9Aが設けられ、金属配
線層!1は層間絶縁膜9の改質層9Aの表面上に選択的
に設けられている。
前記改質層9Aは層間絶縁膜9の金属配線層11の延在
する表面に他の部分に比べて多くの未結合手(ダングリ
ングボンド)を設けた領域である。つまり、改質層9A
は1層間絶縁膜9を酸化珪素膜(Sin−)で形成した
場合、珪素(Si)−酸素(0)の結合手を積極的に切
断し、珪素(Si)又は酸素(0)の未結合手を多く形
成した領域である。
する表面に他の部分に比べて多くの未結合手(ダングリ
ングボンド)を設けた領域である。つまり、改質層9A
は1層間絶縁膜9を酸化珪素膜(Sin−)で形成した
場合、珪素(Si)−酸素(0)の結合手を積極的に切
断し、珪素(Si)又は酸素(0)の未結合手を多く形
成した領域である。
次に、前述の金属配線層11の具体的な製造方法につい
て、第2図及び第3図(各製造工程毎に示す断面図)を
用いて簡単に説明する。
て、第2図及び第3図(各製造工程毎に示す断面図)を
用いて簡単に説明する。
まず、半導体基板1の主面にMISFETQを形成した
後、MISFETQを覆う眉間絶縁膜9を形成する。層
間絶縁膜9は例えばCVD法で堆積した酸化珪素膜で形
成する。
後、MISFETQを覆う眉間絶縁膜9を形成する。層
間絶縁膜9は例えばCVD法で堆積した酸化珪素膜で形
成する。
次に、前記層間絶縁膜9の表面上にフォトレジスト膜を
形成し、ソース領域、ドレイン領域の夫々であるn゛型
半導体領域8上を除去し、フォトレジスト膜でエツチン
グマスク12を形成する。そして、第2図に示すように
、エツチングマスク12を用い、層間絶縁膜9を部分的
にエツチングで除去することにより、接続孔10を形成
する。エツチングは例えばRIE等の異方性エツチング
を使用する。この後、前記エツチングマスク12を除去
する。
形成し、ソース領域、ドレイン領域の夫々であるn゛型
半導体領域8上を除去し、フォトレジスト膜でエツチン
グマスク12を形成する。そして、第2図に示すように
、エツチングマスク12を用い、層間絶縁膜9を部分的
にエツチングで除去することにより、接続孔10を形成
する。エツチングは例えばRIE等の異方性エツチング
を使用する。この後、前記エツチングマスク12を除去
する。
次に、少なくとも2層間絶縁膜9の金属配線層(11)
の形成領域の表面が露出されたスパッタ用マスク13を
形成する。スパッタ用マスク13は例えば前述と同様に
フォトレジスト膜を使用する。また。
の形成領域の表面が露出されたスパッタ用マスク13を
形成する。スパッタ用マスク13は例えば前述と同様に
フォトレジスト膜を使用する。また。
スパッタ用マスク13は、フォトレジスト膜に限定され
ず、層間絶縁膜9に対してエツチング選択比を有する膜
例えば窒化珪素膜で形成してもよい。
ず、層間絶縁膜9に対してエツチング選択比を有する膜
例えば窒化珪素膜で形成してもよい。
次に、第3図に示すように、前記スパッタ用マスク13
を用い、スパッタリング法で露出された層間絶縁膜9の
表面をスパッタリング処理し、層間絶縁膜9の表面上に
改質層9Aを形成する。スパツタリング処理は、約5
[m torr1程度のアルゴン(Ar)ガス雰囲気中
、0.4[KWlのパワーにおいて約2分間行う。この
条件によれば、層間絶縁膜9の金属配線層の形成領域の
表面は約60[人]程度荷電粒子によりエツチングされ
、珪素又は酸素の未結合手の多い領域が均一に形成され
る。なお、本発明者の基礎研究の結果、少なくとも約2
0[人コ程度、原子層で約5層程度1層間絶縁膜9の表
面にスパッタリング処理を施すことにより、未結合手の
多い領域を均一に形成することができる結果を得ること
ができた。また、未結合手が比較的多い絶縁膜としては
、光CVD法、レーザCVD法、スパッタ法等で堆積し
た酸化珪素膜又は窒化珪素膜、熱酸化法で形成した酸化
珪素膜等があり、層間絶縁膜9はこれらのいずれかの絶
縁膜又は複数重ね合せた絶縁膜を使用してもよい。
を用い、スパッタリング法で露出された層間絶縁膜9の
表面をスパッタリング処理し、層間絶縁膜9の表面上に
改質層9Aを形成する。スパツタリング処理は、約5
[m torr1程度のアルゴン(Ar)ガス雰囲気中
、0.4[KWlのパワーにおいて約2分間行う。この
条件によれば、層間絶縁膜9の金属配線層の形成領域の
表面は約60[人]程度荷電粒子によりエツチングされ
、珪素又は酸素の未結合手の多い領域が均一に形成され
る。なお、本発明者の基礎研究の結果、少なくとも約2
0[人コ程度、原子層で約5層程度1層間絶縁膜9の表
面にスパッタリング処理を施すことにより、未結合手の
多い領域を均一に形成することができる結果を得ること
ができた。また、未結合手が比較的多い絶縁膜としては
、光CVD法、レーザCVD法、スパッタ法等で堆積し
た酸化珪素膜又は窒化珪素膜、熱酸化法で形成した酸化
珪素膜等があり、層間絶縁膜9はこれらのいずれかの絶
縁膜又は複数重ね合せた絶縁膜を使用してもよい。
次に、前記スパッタ用マスク13を除去する。そして1
選択CVD法によりW層を堆積することにより、前記第
1図に示すように、金属配線層11を形成する。金属配
線層11は、層間絶縁膜9に形成された接続孔10から
露出するn゛型半導体領域8の表面上及び層間絶縁膜9
の改質層9Aの表面上のみ選択的に堆積することができ
る。前記選択CVD法は、未結合手が存在しない絶縁膜
上では堆積されず、導体膜上のみ選択的に堆積されるC
VD法である。前記選択CVD法によるW層の生成反応
式は以下のとおりである。
選択CVD法によりW層を堆積することにより、前記第
1図に示すように、金属配線層11を形成する。金属配
線層11は、層間絶縁膜9に形成された接続孔10から
露出するn゛型半導体領域8の表面上及び層間絶縁膜9
の改質層9Aの表面上のみ選択的に堆積することができ
る。前記選択CVD法は、未結合手が存在しない絶縁膜
上では堆積されず、導体膜上のみ選択的に堆積されるC
VD法である。前記選択CVD法によるW層の生成反応
式は以下のとおりである。
200−400℃
2WF、+38iH4=> 2W+38iF、+6H
。
。
前記生成反応式中、WF、(6フツ化タングステン)は
ハロゲン化金属化合物であり、本発明で使用する選択C
VD法は前記ハロゲン化金属化合物をソースガスとする
CVD法である。この種の選択CVD法は、生成温度が
400[’C]を越えると未結合手が存在しない絶縁膜
上にも堆積させることができるが、絶縁膜上の全面に堆
積され選択性がなくなるので、前述の生成温度以下を使
用する。また、選択CVD法は、ソースガス流量比(S
iH4/WF、)が約0.6を越えると選択性がなくな
るので、それ以下の値で行う、この選択CVD法で堆積
された金属配線層11の露出する表面(改質層9Aと接
着されていない表面)は、生成される膜表面が抑制され
ないので、60〜80[人コの表面粗さで形成されてい
る。
ハロゲン化金属化合物であり、本発明で使用する選択C
VD法は前記ハロゲン化金属化合物をソースガスとする
CVD法である。この種の選択CVD法は、生成温度が
400[’C]を越えると未結合手が存在しない絶縁膜
上にも堆積させることができるが、絶縁膜上の全面に堆
積され選択性がなくなるので、前述の生成温度以下を使
用する。また、選択CVD法は、ソースガス流量比(S
iH4/WF、)が約0.6を越えると選択性がなくな
るので、それ以下の値で行う、この選択CVD法で堆積
された金属配線層11の露出する表面(改質層9Aと接
着されていない表面)は、生成される膜表面が抑制され
ないので、60〜80[人コの表面粗さで形成されてい
る。
また、金属配線層11は、他のハロゲン化金属化合物を
ソースガスとする選択CVD法で形成したMo層、Ti
層、Ta層、AQ層等で形成してもよい。例えば、Mo
層で金属配線層11を形成する場合はM o CQ 、
をソースガスとする選択CVD法を使用する。また、T
i層で金属配線層11を形成する場合はT i CQ、
をソースガスとする選択CVD法を使用する。
ソースガスとする選択CVD法で形成したMo層、Ti
層、Ta層、AQ層等で形成してもよい。例えば、Mo
層で金属配線層11を形成する場合はM o CQ 、
をソースガスとする選択CVD法を使用する。また、T
i層で金属配線層11を形成する場合はT i CQ、
をソースガスとする選択CVD法を使用する。
また、金属配線層11は、 W S i z 、 M
o S i z 。
o S i z 。
Ti5iz等の金属シリサイドで形成してもよい。
このように、眉間絶縁膜9(下地絶縁物)に形成された
接続孔10(開口)から露出するn1型半導体領域8(
導体物)の表面及び層間絶縁膜9の所定の領域に金属配
線層11を堆積するMOSデバイスにおいて、前記層間
絶縁膜9の配線形成領域の表面に改質層9Aを設け、こ
の改質層9Aの表面上及び前記層間絶縁膜9の接続孔1
0から露出するn゛型半導体領域8の表面上に選択CV
D法で堆積した金属配線層11を設ける。この構成によ
り、前記層間絶縁膜9に形成された接続孔10から露出
するn°型半導体領域8の表面上及び層間絶縁膜9の改
質層9Aの表面上に選択CVD法で堆積した単層の金属
配線層11を形成することができるので、配線層構造を
簡単にすることができる。
接続孔10(開口)から露出するn1型半導体領域8(
導体物)の表面及び層間絶縁膜9の所定の領域に金属配
線層11を堆積するMOSデバイスにおいて、前記層間
絶縁膜9の配線形成領域の表面に改質層9Aを設け、こ
の改質層9Aの表面上及び前記層間絶縁膜9の接続孔1
0から露出するn゛型半導体領域8の表面上に選択CV
D法で堆積した金属配線層11を設ける。この構成によ
り、前記層間絶縁膜9に形成された接続孔10から露出
するn°型半導体領域8の表面上及び層間絶縁膜9の改
質層9Aの表面上に選択CVD法で堆積した単層の金属
配線層11を形成することができるので、配線層構造を
簡単にすることができる。
また、金属配線層11は接続孔10部分においても単層
で構成され、異種金属の接合に基づく合金化反応による
抵抗値の増大をなくすことができるので、接続孔10部
分における抵抗値を低減することができる。
で構成され、異種金属の接合に基づく合金化反応による
抵抗値の増大をなくすことができるので、接続孔10部
分における抵抗値を低減することができる。
また1層間絶縁膜9(下地絶縁物)の表面上に金属配線
層11を形成するMOSデバイスの製造方法において、
層間絶縁膜9の配線形成領域の表面を改質する(改質層
9Aを形成する)工程と、この層間絶縁膜9の改質され
た表面に、ハロゲン化金属化合物をソースガスとした選
択CVD法で金属配線層11を選択的に堆積させる工程
とを備える。この構成により、前記層間絶縁膜9の改質
された表面上に所定形状の金属配線層11を選択的に形
成することができるので、スパッタ用マスク13は形成
するものの、前記金属配線層11を所定形状にパターン
ニングするエツチング工程に相当する分、MOSデバイ
スの製造工程数を低減することができる。
層11を形成するMOSデバイスの製造方法において、
層間絶縁膜9の配線形成領域の表面を改質する(改質層
9Aを形成する)工程と、この層間絶縁膜9の改質され
た表面に、ハロゲン化金属化合物をソースガスとした選
択CVD法で金属配線層11を選択的に堆積させる工程
とを備える。この構成により、前記層間絶縁膜9の改質
された表面上に所定形状の金属配線層11を選択的に形
成することができるので、スパッタ用マスク13は形成
するものの、前記金属配線層11を所定形状にパターン
ニングするエツチング工程に相当する分、MOSデバイ
スの製造工程数を低減することができる。
また、前記金属配線層11はCVD法で堆積しているの
で、段差部分における被着性(ステップカバレッジ)を
向上することができる。
で、段差部分における被着性(ステップカバレッジ)を
向上することができる。
(実施例■)
本実施例■は、前記実施例■の製造方法において、改質
層9Aを形成するための製造工程数を低減した1本発明
の第2実施例である。
層9Aを形成するための製造工程数を低減した1本発明
の第2実施例である。
本発明の実施例■であるMOSデバイスの所定の製造工
程における要部を第4図(断面図)で示す。
程における要部を第4図(断面図)で示す。
本実施例■は、前記実施例■の第2図に示す接続孔10
を形成した後、層間絶縁膜9の金属配線形成領域の表面
上に選択的に改質層9Aを形成する。
を形成した後、層間絶縁膜9の金属配線形成領域の表面
上に選択的に改質層9Aを形成する。
この改質層9Aは、電子ビーム照射法、レーザビーム照
射法、フォーカスイオンビーム法等のエネルギ照射によ
り1層間絶縁膜9Aの表面上に未結合手を形成した領域
である。この改質層9Aを形成した後、前記実施例Iの
第1図に示すように。
射法、フォーカスイオンビーム法等のエネルギ照射によ
り1層間絶縁膜9Aの表面上に未結合手を形成した領域
である。この改質層9Aを形成した後、前記実施例Iの
第1図に示すように。
金属配線層11を選択CVD法で堆積する。
このように、前記改質層9Aを選択的に形成することに
より、マスクを形成する工程に相当する分、さらにMO
Sデバイスの製造工程数を低減することができる。
より、マスクを形成する工程に相当する分、さらにMO
Sデバイスの製造工程数を低減することができる。
(実施例m)
本実施例■は、未結合手の多い層で改質層9Aを形成し
た1本発明の第3実施例である。
た1本発明の第3実施例である。
本発明の実施例■であるMOSデバイスの製造方法を第
5図乃至第8図(各製造工程毎に示す断面図)で示す。
5図乃至第8図(各製造工程毎に示す断面図)で示す。
まず、MISFETQを形成した後、層間絶縁膜9を形
成する。
成する。
次に、第5図に示すように1層間絶縁膜9の全面に改質
層9Aを形成する。改質層9Aは、未結合手の多い膜例
えばプラズマCVD法で堆積した窒化珪素膜で形成する
。できれば、改質層9Aは層間絶縁膜9とエツチング選
択比を有するものを使用する。
層9Aを形成する。改質層9Aは、未結合手の多い膜例
えばプラズマCVD法で堆積した窒化珪素膜で形成する
。できれば、改質層9Aは層間絶縁膜9とエツチング選
択比を有するものを使用する。
次に、第6図に示すように、層間絶縁膜9の金属配線層
の形成領域の表面上だけに残存するように、改質層9A
をパターンニングする。
の形成領域の表面上だけに残存するように、改質層9A
をパターンニングする。
次に、第7図に示すように1層間絶縁膜9に接続孔10
を形成する6 次に、第8図に示すように、層間絶縁膜9に形成された
接続孔10から露出するn゛型半導体領域8の表面上及
び改質層9Aの表面上に選択CVD法で堆積した金属配
線層11を形成する。
を形成する6 次に、第8図に示すように、層間絶縁膜9に形成された
接続孔10から露出するn゛型半導体領域8の表面上及
び改質層9Aの表面上に選択CVD法で堆積した金属配
線層11を形成する。
このように、スパッタリング処理等を使用しなくても、
改質層9Aを形成することができる。
改質層9Aを形成することができる。
(実施例■)
本実施例■は、選択CVD法で堆積された金属配線層の
接着強度を高めかつ平坦化を促進した、本発明の第4実
施例である。
接着強度を高めかつ平坦化を促進した、本発明の第4実
施例である。
本発明の実施例■であるMOSデバイスの製造方法を第
9図及び第10図(各製造工程毎に示す断面図)で示す
。
9図及び第10図(各製造工程毎に示す断面図)で示す
。
本実施例■は、まず、第9図に示すように、スパッタ用
マスク13を用い1層間絶縁膜9の金属配線層の形成領
域の表面にスパッタリング処理を施し、改質層9Aを形
成すると共に溝9Bを形成する。この溝9Bは、スパッ
タ用マスク13を用い、かつ改質層9Aを形成するスパ
ッタリング処理で形成されるので、製造工程数は増加し
ない。なお。
マスク13を用い1層間絶縁膜9の金属配線層の形成領
域の表面にスパッタリング処理を施し、改質層9Aを形
成すると共に溝9Bを形成する。この溝9Bは、スパッ
タ用マスク13を用い、かつ改質層9Aを形成するスパ
ッタリング処理で形成されるので、製造工程数は増加し
ない。なお。
溝9Bの形成に際して、導体膜表面つまりn゛型半導体
領域8の表面に溝が形成されないように、スパッタリン
グ処理にエツチング選択性を持たすことが好ましい。
領域8の表面に溝が形成されないように、スパッタリン
グ処理にエツチング選択性を持たすことが好ましい。
次に、前記スパッタ用マスク13を除去した後に、選択
CVD法により前記溝9B内の改質層9Aに金属配線層
11を選択的に堆積する。
CVD法により前記溝9B内の改質層9Aに金属配線層
11を選択的に堆積する。
このように1層間絶縁膜9の金属配線層の形成領域の表
面に溝9Bを設け、この溝9B内の表面に改質層9Aを
設けることにより、層間絶縁膜9の表面と金属配線層1
1との接着面積を増加することができるので、金属配線
層11の接着強度を向上することができる。
面に溝9Bを設け、この溝9B内の表面に改質層9Aを
設けることにより、層間絶縁膜9の表面と金属配線層1
1との接着面積を増加することができるので、金属配線
層11の接着強度を向上することができる。
また、前記層間絶縁膜9に形成された溝9B内に金属配
線層11を埋込むことにより、金属配線層11で形成さ
れる段差形状を緩和することができるので、平坦化を促
進することができる。
線層11を埋込むことにより、金属配線層11で形成さ
れる段差形状を緩和することができるので、平坦化を促
進することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は。
基づき具体的に説明したが、本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
しない範囲において種々変更可能であることは勿論であ
る。
例えば、本発明は、n・型半導体領域8に接続される金
属配線層11だけに限定されず、この金属配線層11の
上層に形成される金属配線層に適用することができる。
属配線層11だけに限定されず、この金属配線層11の
上層に形成される金属配線層に適用することができる。
また、本発明は、半導体デバイスに限定されず、プリン
ト配線基板等配線基板の配線形成技術に適用することが
できる。
ト配線基板等配線基板の配線形成技術に適用することが
できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
(1)配線部材の配線構造を簡単化することができる。
(2)前記配線部材の製造工程数を低減することができ
る。
る。
第1図は、本発明の実施例IであるMOSデバイスの要
部を示す断面図2 第2図及び第3図は、前記MOSデバイスの各製造工程
毎の断面図、 第4図は1本発明の実施例■であるMOSデバイスの所
定の製造工程における断面図、第5図乃至第8図は、本
発明の実施例■であるMOSデバイスの各製造工程毎の
断面図、第9図及び第10図は、本発明の実施例■であ
るMOSデバイスの各製造工程毎の断面図である。 図中、6,8・・・半導体領域、9・・・層間絶縁膜、
9A・・・改質層、9B・・・溝、10・・・接続孔、
11・・・金属配線層、12.13・・・マスクである
。
部を示す断面図2 第2図及び第3図は、前記MOSデバイスの各製造工程
毎の断面図、 第4図は1本発明の実施例■であるMOSデバイスの所
定の製造工程における断面図、第5図乃至第8図は、本
発明の実施例■であるMOSデバイスの各製造工程毎の
断面図、第9図及び第10図は、本発明の実施例■であ
るMOSデバイスの各製造工程毎の断面図である。 図中、6,8・・・半導体領域、9・・・層間絶縁膜、
9A・・・改質層、9B・・・溝、10・・・接続孔、
11・・・金属配線層、12.13・・・マスクである
。
Claims (1)
- 【特許請求の範囲】 1、下地絶縁物に形成された開口から露出する導体物の
表面及び下地絶縁物の所定の領域に金属配線層を堆積す
る配線部材において、前記下地絶縁物の配線形成領域の
表面に改質層を設け、該改質層の表面上及び前記下地絶
縁物の開口から露出する導体物の表面上に選択CVD法
で堆積した金属配線層を設けたことを特徴とする配線部
材。 2、下地絶縁物の表面上に金属配線層を形成する配線部
材の製造方法において、下地絶縁物の配線形成領域の表
面を改質する工程と、この下地絶縁物の改質された表面
に、ハロゲン化金属化合物をソースガスとした選択CV
D法で金属配線層を選択的に堆積させる工程とを備えた
ことを特徴とする配線部材の製造方法。 3、前記下地絶縁物の表面の改質層又は下地絶縁物の表
面を改質する工程は、下地絶縁物に未結合手を形成した
面又は下地絶縁物の表面に未結合手を形成する工程であ
ることを特徴とする請求項1に記載の配線部材又は請求
項2に記載の配線部材の製造方法。 4、前記下地絶縁物の表面を改質する工程は、スパッタ
リング法、電子ビーム照射法、レーザビーム照射法等で
行われていることを特徴とする請求項2又は請求項3に
記載の配線部材の製造方法。 5、前記下地絶縁物は、酸化珪素膜、窒化珪素膜、絶縁
性樹脂膜等であることを特徴とする請求項1に記載の配
線部材又は請求項2に記載の配線部材の製造方法。 6、前記金属配線層は、W、Mo、Ti、Ta、Al或
はWSiz、MoSiz、TiSiz等の金属シリサイ
ドであることを特徴とする請求項1に記載の配線部材又
は請求項2に記載の配線部材の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28458888A JPH02129924A (ja) | 1988-11-09 | 1988-11-09 | 配線部材及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28458888A JPH02129924A (ja) | 1988-11-09 | 1988-11-09 | 配線部材及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02129924A true JPH02129924A (ja) | 1990-05-18 |
Family
ID=17680400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28458888A Pending JPH02129924A (ja) | 1988-11-09 | 1988-11-09 | 配線部材及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02129924A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002032659A1 (fr) * | 2000-10-13 | 2002-04-25 | Dai Nippon Printing Co., Ltd. | Couche barrière et procédé de fabrication |
-
1988
- 1988-11-09 JP JP28458888A patent/JPH02129924A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002032659A1 (fr) * | 2000-10-13 | 2002-04-25 | Dai Nippon Printing Co., Ltd. | Couche barrière et procédé de fabrication |
GB2372999A (en) * | 2000-10-13 | 2002-09-11 | Dainippon Printing Co Ltd | Barrier film and method for production thereof |
GB2372999B (en) * | 2000-10-13 | 2004-09-29 | Dainippon Printing Co Ltd | Barrier-forming film and manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
JPH0220140B2 (ja) | ||
JPH02129924A (ja) | 配線部材及びその製造方法 | |
JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS6381948A (ja) | 多層配線半導体装置 | |
JPH05121727A (ja) | 半導体装置及びその製造方法 | |
JPH03102819A (ja) | 半導体装置の製造方法 | |
JPH05109715A (ja) | 半導体装置の製造方法 | |
JPS61140133A (ja) | 半導体装置の製造方法 | |
JPS62165342A (ja) | 半導体装置 | |
KR0171016B1 (ko) | 반도체 소자의 금속배선방법 | |
JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2779186B2 (ja) | 半導体装置の製造方法 | |
JPH1154617A (ja) | 半導体装置の製造方法 | |
JPS5931216B2 (ja) | 半導体装置の製造方法 | |
JPS6295869A (ja) | 半導体装置 | |
JPS60214569A (ja) | Mos型半導体装置 | |
JPH03203325A (ja) | 半導体装置の製造方法 | |
JPH08203899A (ja) | 半導体装置の製造方法 | |
JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPH01200651A (ja) | 半導体装置の製造方法 | |
JPH06244187A (ja) | 半導体装置の製造方法 | |
JPH06236931A (ja) | 配線構造及びその製造方法 | |
JPS58220447A (ja) | 半導体装置の製造方法 | |
JPS59189657A (ja) | 半導体装置の製造方法 |