JPH0212958A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0212958A JPH0212958A JP63164301A JP16430188A JPH0212958A JP H0212958 A JPH0212958 A JP H0212958A JP 63164301 A JP63164301 A JP 63164301A JP 16430188 A JP16430188 A JP 16430188A JP H0212958 A JPH0212958 A JP H0212958A
- Authority
- JP
- Japan
- Prior art keywords
- cells
- external
- internal
- cell
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、
電源バスの布線構造に関する。
特にその
第2図は従来の半導体集積回路装置における電源バスの
布線構造を示す平面図である。ここで、1は半導体集積
回路チップで、2および3は外部からの入出力信号をや
りとりする外部セルおよびメモリセル、論理ゲート・セ
ル等の組合せにより所望の機能を実現させる内部セルを
それぞれ示す、この布線構造では、電源パッド6からの
電源電圧は外部セル2と内部セル3とが共用する電源バ
ス7を通って共通電源バス8から各セルに供給される。
布線構造を示す平面図である。ここで、1は半導体集積
回路チップで、2および3は外部からの入出力信号をや
りとりする外部セルおよびメモリセル、論理ゲート・セ
ル等の組合せにより所望の機能を実現させる内部セルを
それぞれ示す、この布線構造では、電源パッド6からの
電源電圧は外部セル2と内部セル3とが共用する電源バ
ス7を通って共通電源バス8から各セルに供給される。
従って、内部セル3の電源電位ドロップには外部セル2
の電流ドロップ分が含まれ、また、外部セル2の電源電
位ドロップには内部セル3の電流ドロップ分が含まれる
。このように、各セルの電源電位ドロップは、自分自身
のドロップの他に、お互いの電位ドロップを加算したも
のになる。
の電流ドロップ分が含まれ、また、外部セル2の電源電
位ドロップには内部セル3の電流ドロップ分が含まれる
。このように、各セルの電源電位ドロップは、自分自身
のドロップの他に、お互いの電位ドロップを加算したも
のになる。
以上説明したように、上述した従来の半導体集積回路装
置における内部セルと外部セルの各電源電位ドロップは
、何れも自分自身の電位ドロップの他にお互いの電位ド
ロップ分が加算されるので、電源ノイズマージンが低下
するという欠点を有する。
置における内部セルと外部セルの各電源電位ドロップは
、何れも自分自身の電位ドロップの他にお互いの電位ド
ロップ分が加算されるので、電源ノイズマージンが低下
するという欠点を有する。
本発明の目的は、上記の問題点に鑑み、内部セルと外部
セルそれぞれの電源電位ドロップが相互に干渉し合うこ
となき半導体集積回路装置を提供することである。
セルそれぞれの電源電位ドロップが相互に干渉し合うこ
となき半導体集積回路装置を提供することである。
本発明によれば、半導体集積回路装置は、半導体基板と
前記半導体基板上に隣接してそれぞれ形成されるメモリ
セル、論理ゲート等の組合せからなる内部セルおよび外
部からの入出力信号をやりとりする外部セルとを含んで
成り、前記内部セルおよび外部セルは共通の電源バスか
ら分岐される内部セル専用の電源バスおよび外部セル専
用の電源バスを介しそれぞれ独立に電源供給されること
を含んで構成される。
前記半導体基板上に隣接してそれぞれ形成されるメモリ
セル、論理ゲート等の組合せからなる内部セルおよび外
部からの入出力信号をやりとりする外部セルとを含んで
成り、前記内部セルおよび外部セルは共通の電源バスか
ら分岐される内部セル専用の電源バスおよび外部セル専
用の電源バスを介しそれぞれ独立に電源供給されること
を含んで構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の電源バス布線構造を示す平
面図である。本実施例によれば、電源バスの布線構造は
、従来、外部セル2と内部セル3が共用していた電源バ
ス7が、内部セル専用電源バス4と外部セル専用電源バ
ス5とに分離される。この布線構造によると、内部セル
3に流れる電流と外部セル2を流れる電流はそれぞれ独
立の径路を流れるので、各セルの電源電位ドロップは各
セルを流れる電流のみによって決まり、他のセルの影響
を受けることはない。
面図である。本実施例によれば、電源バスの布線構造は
、従来、外部セル2と内部セル3が共用していた電源バ
ス7が、内部セル専用電源バス4と外部セル専用電源バ
ス5とに分離される。この布線構造によると、内部セル
3に流れる電流と外部セル2を流れる電流はそれぞれ独
立の径路を流れるので、各セルの電源電位ドロップは各
セルを流れる電流のみによって決まり、他のセルの影響
を受けることはない。
以上説明したように、本発明によれば、外部セルと内部
セルの電源バスを分岐してそれぞれ独立させたことによ
り、各セルの電源電位ドロップは各セルの電流分によっ
てのみ決まり、お互いの影響を受けないようにすること
ができるので、内部セルおよび外部セルの電源ノイズマ
ージンの低下を防ぐことができる。
セルの電源バスを分岐してそれぞれ独立させたことによ
り、各セルの電源電位ドロップは各セルの電流分によっ
てのみ決まり、お互いの影響を受けないようにすること
ができるので、内部セルおよび外部セルの電源ノイズマ
ージンの低下を防ぐことができる。
第1図は本発明の一実施例の電源バス布線構造を示す平
面図、第2図は従来の半導体集積回路装置における電源
バスの布線構造を示す平面図である。 1・・・半導体集積回路チップ、2・・・外部セル、3
・・・内部セル、4・・・内部セル専用電源バス、5・
・・外部セル専用電源バス、6・・・電源パッド、8・
・・共通電源バス。
面図、第2図は従来の半導体集積回路装置における電源
バスの布線構造を示す平面図である。 1・・・半導体集積回路チップ、2・・・外部セル、3
・・・内部セル、4・・・内部セル専用電源バス、5・
・・外部セル専用電源バス、6・・・電源パッド、8・
・・共通電源バス。
Claims (1)
- 半導体基板と前記半導体基板上に隣接してそれぞれ形成
されるメモリセル、論理ゲート等の組合せからなる内部
セルおよび外部からの入出力信号をやりとりする外部セ
ルとを含んで成り、前記内部セルおよび外部セルは共通
の電源バスから分岐される内部セル専用の電源バスおよ
び外部セル専用の電源バスを介しそれぞれ独立に電源供
給されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63164301A JPH0212958A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63164301A JPH0212958A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0212958A true JPH0212958A (ja) | 1990-01-17 |
Family
ID=15790520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63164301A Pending JPH0212958A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0212958A (ja) |
-
1988
- 1988-06-30 JP JP63164301A patent/JPH0212958A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4161662A (en) | Standardized digital logic chip | |
JPS61202451A (ja) | 半導体集積回路の配線構体 | |
JPH0212958A (ja) | 半導体集積回路装置 | |
KR100226084B1 (ko) | 반도체장치 | |
JPH03149867A (ja) | 半導体集積回路 | |
JPH023279A (ja) | 相補型misマスタスライスlsiの基本セル | |
JP2661337B2 (ja) | 半導体集積回路装置 | |
JPH06163700A (ja) | 集積回路装置 | |
JPH05243533A (ja) | 半導体集積回路装置 | |
JP2671537B2 (ja) | 半導体集積回路 | |
JPH02191361A (ja) | 集積回路 | |
JPH0445574A (ja) | マスタスライス型半導体集積回路装置 | |
JPH0445573A (ja) | マスタスライス型半導体集積回路装置 | |
JPH0210582B2 (ja) | ||
JP2652948B2 (ja) | 半導体集積回路 | |
JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
JPH01125952A (ja) | マスタスライス集積回路 | |
JPH05283659A (ja) | 半導体集積回路装置 | |
JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
JPH0493047A (ja) | 半導体集積回路装置 | |
JPH0399454A (ja) | C―mosゲートアレイ | |
JPH04186749A (ja) | 半導体集積回路装置 | |
JP2000134079A (ja) | 半導体集積回路 | |
JPS59149033A (ja) | 半導体集積回路装置 | |
JPH05129362A (ja) | 半導体装置 |