JPH02125430A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH02125430A JPH02125430A JP63278793A JP27879388A JPH02125430A JP H02125430 A JPH02125430 A JP H02125430A JP 63278793 A JP63278793 A JP 63278793A JP 27879388 A JP27879388 A JP 27879388A JP H02125430 A JPH02125430 A JP H02125430A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- wafer
- chamber
- sidewall
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 9
- 230000007246 mechanism Effects 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 abstract description 10
- 229920000642 polymer Polymers 0.000 abstract description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 37
- 238000000151 deposition Methods 0.000 description 15
- 230000008021 deposition Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000010923 batch production Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009937 brining Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32458—Vessel
- H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32733—Means for moving the material to be treated
- H01J37/32743—Means for moving the material to be treated for introducing the material into processing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/332—Coating
- H01J2237/3321—CVD [Chemical Vapor Deposition]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体製造装置に係わり、特に反応室へのウェ
ハ搬送機構を有するコールド・ウォール型平行平板電極
ブラズ? CVD (ChemlcalVaporDe
position)装置に関する。
ハ搬送機構を有するコールド・ウォール型平行平板電極
ブラズ? CVD (ChemlcalVaporDe
position)装置に関する。
(従来の技術)
従来のコールド・ウォール型のプラズマCVD装置の構
成を第4図に示す。同(a)は平面的構成図、同図(b
)はその断面的構成図である。
成を第4図に示す。同(a)は平面的構成図、同図(b
)はその断面的構成図である。
ここでは該装置によるプラズマSiO膜の形成を例とし
た。第4図において11はステンレス等の金属よりなる
反応室、I2はRF (Radfo Frequenc
y)電源、13.14はプラズマ発生用の上部電極(ヒ
ータ内蔵)、下部電極である。通常、反応室11、下部
電極14は接地される。15はヒータ電源、16はロー
ド・ロック室(真空予備室の如きもの)、17は半導体
ウェハ、18は搬送系、19はガス・インレット、20
は反応室排気口、21はベントライン(N2導入口)、
22はロード・ロック排気口である。
た。第4図において11はステンレス等の金属よりなる
反応室、I2はRF (Radfo Frequenc
y)電源、13.14はプラズマ発生用の上部電極(ヒ
ータ内蔵)、下部電極である。通常、反応室11、下部
電極14は接地される。15はヒータ電源、16はロー
ド・ロック室(真空予備室の如きもの)、17は半導体
ウェハ、18は搬送系、19はガス・インレット、20
は反応室排気口、21はベントライン(N2導入口)、
22はロード・ロック排気口である。
この装置は、反応室11内に1.0μmのプラズマSi
O膜を堆積するブリ中デポジション(ウェハ17を反応
室11内に設置しない前の)後、口−ド・ロック室16
を介して反応室11内にウェハ17を設置し、所定の膜
厚のプラズマSiO膜を堆積する。プラズマSiO膜の
堆積を繰り返し、その総堆積膜厚20μm(この膜厚は
、膜厚均一性やダスト・レベルから規定される)となっ
たところで、CF4102ガス系でプラズマ・ドライ・
エツチングを行ない、反応室11内をクリーニングをす
る。(第1のクリーニング)さらに、ダスト・レベルや
膜厚均一性の保持のため、上記プラズマ・ドライ・エツ
チングのサイクルを6回繰返した後、7d極13,14
や反応室11の内壁を機械的に表面研摩するメカニカル
・クリーニング(第2のクリーニング)を行なう。
O膜を堆積するブリ中デポジション(ウェハ17を反応
室11内に設置しない前の)後、口−ド・ロック室16
を介して反応室11内にウェハ17を設置し、所定の膜
厚のプラズマSiO膜を堆積する。プラズマSiO膜の
堆積を繰り返し、その総堆積膜厚20μm(この膜厚は
、膜厚均一性やダスト・レベルから規定される)となっ
たところで、CF4102ガス系でプラズマ・ドライ・
エツチングを行ない、反応室11内をクリーニングをす
る。(第1のクリーニング)さらに、ダスト・レベルや
膜厚均一性の保持のため、上記プラズマ・ドライ・エツ
チングのサイクルを6回繰返した後、7d極13,14
や反応室11の内壁を機械的に表面研摩するメカニカル
・クリーニング(第2のクリーニング)を行なう。
(発明が解決しようとする課題)
一般に、反応室11内にウェハ17をロード/アンロー
ドする搬送系18を有するコールド・ウォール型のプラ
ズマCVD装置は、搬送機構上、第4図に示すように、
反応室11にウェハ17が出入りする側壁部11aは他
の側壁部に比べ、電極13.14からの距離ノが短くな
る。
ドする搬送系18を有するコールド・ウォール型のプラ
ズマCVD装置は、搬送機構上、第4図に示すように、
反応室11にウェハ17が出入りする側壁部11aは他
の側壁部に比べ、電極13.14からの距離ノが短くな
る。
このため、プラズマSiO膜の総堆積膜厚20μm(r
ブリ・デポジション:1.0μm」+「バッチ・プロセ
ス719.0μml)堆積後、プラズマ・ドライ・エツ
チング(CF410□条件:流量450150SCCM
、圧力0.25Torr、温度300℃、電力2.8K
W)を行ない40%のオーバー・エツチングに入ったと
ころで、電極13.14とウェハ11が出入りする側壁
部11a(特に距離)の部分のウェハ出入口)との間に
電界が集中し、異常放電が生じる。この異常放電部では
、プラズマSiO膜のエツチングに使用されない過剰の
Fラジカル(活性状態になったもの)やプラズマSIO
膜からその「0」に消費されないCラジカルなどにより
、多量のC−F重合物が形成され、電極13や反応室側
・壁に付着する。このC−F重合物の付着量はプラズマ
・ドライ・エツチングを繰り返すごとに増加し、反応室
11内のコンデイションが不安定となり、ウェハ17に
堆積する堆積膜厚の均一性が低下する。
ブリ・デポジション:1.0μm」+「バッチ・プロセ
ス719.0μml)堆積後、プラズマ・ドライ・エツ
チング(CF410□条件:流量450150SCCM
、圧力0.25Torr、温度300℃、電力2.8K
W)を行ない40%のオーバー・エツチングに入ったと
ころで、電極13.14とウェハ11が出入りする側壁
部11a(特に距離)の部分のウェハ出入口)との間に
電界が集中し、異常放電が生じる。この異常放電部では
、プラズマSiO膜のエツチングに使用されない過剰の
Fラジカル(活性状態になったもの)やプラズマSIO
膜からその「0」に消費されないCラジカルなどにより
、多量のC−F重合物が形成され、電極13や反応室側
・壁に付着する。このC−F重合物の付着量はプラズマ
・ドライ・エツチングを繰り返すごとに増加し、反応室
11内のコンデイションが不安定となり、ウェハ17に
堆積する堆積膜厚の均一性が低下する。
したがって、前記1.0μmのブリ・デポジション後、
均一性を規格(ウェハ内±5%以下)に入れるため、第
3図に示すようにプラズマΦドライ・エツチング回数に
応じたダミーウェハ上へのカラ(空)堆積による反応室
コンデイション安定化と、プラズマ・ドライ・エツチン
グ5回に1回の割合で、C−F重合物を状態するための
メカニカル・クリーニングが必要となる。
均一性を規格(ウェハ内±5%以下)に入れるため、第
3図に示すようにプラズマΦドライ・エツチング回数に
応じたダミーウェハ上へのカラ(空)堆積による反応室
コンデイション安定化と、プラズマ・ドライ・エツチン
グ5回に1回の割合で、C−F重合物を状態するための
メカニカル・クリーニングが必要となる。
また、スルーブツトは、ブリーデポジション膜厚1.0
μm(堆積速度600人/M)、バッチ・プロセス(1
バツチで10枚のウェハが処理できる)でのプラズマS
iO総膜厚19μm(堆積速度800人/M)、プラズ
マ・ドライ・エツチング(エツチング速度800人/M
、40%オーバー)が5サイクルでメカニカル・クリー
ニング1回行なうものとし、稼動時間500時間/月、
稼動率0.8と仮定すると、カラ堆積が必要なため、1
50ロット/月程度しか得られない。
μm(堆積速度600人/M)、バッチ・プロセス(1
バツチで10枚のウェハが処理できる)でのプラズマS
iO総膜厚19μm(堆積速度800人/M)、プラズ
マ・ドライ・エツチング(エツチング速度800人/M
、40%オーバー)が5サイクルでメカニカル・クリー
ニング1回行なうものとし、稼動時間500時間/月、
稼動率0.8と仮定すると、カラ堆積が必要なため、1
50ロット/月程度しか得られない。
本発明は、反応室へのウェハ搬送系を有するコールド・
ウォール型プラズマCVD装置において、プラズマ・ド
ライφエツチング時のウェハの出入すする反応室側壁部
と電極との間の電界集中を防止し、C−F重合物の付着
量を抑え、反応室コンデイションの安定性を高め、従来
と比較し、安定した膜厚均一性レベルで、より高いスル
ーブツトが得られるようにすることを目的としている。
ウォール型プラズマCVD装置において、プラズマ・ド
ライφエツチング時のウェハの出入すする反応室側壁部
と電極との間の電界集中を防止し、C−F重合物の付着
量を抑え、反応室コンデイションの安定性を高め、従来
と比較し、安定した膜厚均一性レベルで、より高いスル
ーブツトが得られるようにすることを目的としている。
[発明の構成]
(課題を解決するための手段と作用)
本発明は、反応室へのウェハ搬送機構を有するコールド
・ウォール型プラズマCVD装置において、前記反応室
内で放電電極との間隔が最小となる部分を有する反応室
側壁表面を、絶縁性部材で被覆したことを特徴とする半
導体製造装置である。
・ウォール型プラズマCVD装置において、前記反応室
内で放電電極との間隔が最小となる部分を有する反応室
側壁表面を、絶縁性部材で被覆したことを特徴とする半
導体製造装置である。
即ち本発明は、反応室へのウェハ搬送系を有するコール
ド・ウォール型のプラズマCVD装置において、プラズ
マ・ドライ・エツチング時に、搬送機構上の理由で間隔
が最小となるウェハの出入りする特に反応室側壁部と電
極間での電界集中を防止するため、ウェハの出入りする
反応室側壁の部分の表面を絶縁材で被覆することを特徴
とし、C−F重合物などの付着を抑えることで反応室コ
ンデイションの安定性を高め、良好なウェハ上への堆積
膜厚均一性レベルの維持、スルーブツトの向上等が容易
に実現できるようにしたものである。
ド・ウォール型のプラズマCVD装置において、プラズ
マ・ドライ・エツチング時に、搬送機構上の理由で間隔
が最小となるウェハの出入りする特に反応室側壁部と電
極間での電界集中を防止するため、ウェハの出入りする
反応室側壁の部分の表面を絶縁材で被覆することを特徴
とし、C−F重合物などの付着を抑えることで反応室コ
ンデイションの安定性を高め、良好なウェハ上への堆積
膜厚均一性レベルの維持、スルーブツトの向上等が容易
に実現できるようにしたものである。
(実施例)
以下図面を参照して本発明の詳細な説明する。第1図(
a)は同実施例の平面的構成図、同図(b)は同図(a
)の断面的構成図であるが、これは第4図のものと対応
させた場合の例であるから、対応個所には同一符号を付
して説明を省略し、特徴とする点の説明を行なう。本実
施例の特徴は、第1図に示すように、反応室11へのウ
ェハ搬送系を有するコールド・ウォール型のプラズマC
VD装置のウェハ17の出入りする反応室側壁11aの
表面に、ウェハ出入口部を除き、絶縁部材31例えば厚
さ3關のアルミナ板をアルミナ製のネジで固定した。
a)は同実施例の平面的構成図、同図(b)は同図(a
)の断面的構成図であるが、これは第4図のものと対応
させた場合の例であるから、対応個所には同一符号を付
して説明を省略し、特徴とする点の説明を行なう。本実
施例の特徴は、第1図に示すように、反応室11へのウ
ェハ搬送系を有するコールド・ウォール型のプラズマC
VD装置のウェハ17の出入りする反応室側壁11aの
表面に、ウェハ出入口部を除き、絶縁部材31例えば厚
さ3關のアルミナ板をアルミナ製のネジで固定した。
この絶縁部材31は、第2図に示す如くウェハ出入口部
のエツジ部11bをこえて被覆しておくのが望ましい。
のエツジ部11bをこえて被覆しておくのが望ましい。
それは、反応室側壁11aと放電電極13.14間の電
界が、特にエツジ部11bに集中しやすいためである。
界が、特にエツジ部11bに集中しやすいためである。
絶縁部材31の材質としては、その他Si3N4,5i
02等種々のものを用いてもよい。ただしこの絶縁部材
31は、耐熱性があり、かつNa、に、Cu、Fe、N
i。
02等種々のものを用いてもよい。ただしこの絶縁部材
31は、耐熱性があり、かつNa、に、Cu、Fe、N
i。
Cr、C,Aノ等の半導体に対する汚染源を含まないこ
とが望ましい。第1図及び第2図において32.33は
扉、34はパラキンクである。
とが望ましい。第1図及び第2図において32.33は
扉、34はパラキンクである。
これにより、搬送機構上の理由から、間隔が最小となっ
ている該ウェハ7の出入口を有する反応室11の側壁1
1aと放電電極13.14との間を「電気的に」反応室
11の他の側壁と放電電極13.14との間隔と同等ま
たはそれ以上としたことと等価にすることで、ウェハの
出入口を有する反応室11の側壁11aと放電電極間で
の電界集中を抑止した。この電界集中の抑止は次のよう
に確認した。
ている該ウェハ7の出入口を有する反応室11の側壁1
1aと放電電極13.14との間を「電気的に」反応室
11の他の側壁と放電電極13.14との間隔と同等ま
たはそれ以上としたことと等価にすることで、ウェハの
出入口を有する反応室11の側壁11aと放電電極間で
の電界集中を抑止した。この電界集中の抑止は次のよう
に確認した。
先ず、ブリ・デポジションで1.0μm1バツチ・プロ
セス(ウェハ上に1.0μmデポジション)で19μm
の計20μmのプラズマSiO膜を堆積した後、プラズ
マ・ドライ・エツチング(CF4102の条件: 45
0150SCCM−0,25Torr −300℃−2
,8kW)でブラズ7SiO膜を除去し、40%のオー
バー・エツチングを行なった。該オーバー・エツチング
時に、側壁の一部に設けられたのぞき窓からの観察から
、ウェハの出入口を有する反応室11の側壁11aと放
電電極間の電界集中による異常放電のないことを確認し
た。
セス(ウェハ上に1.0μmデポジション)で19μm
の計20μmのプラズマSiO膜を堆積した後、プラズ
マ・ドライ・エツチング(CF4102の条件: 45
0150SCCM−0,25Torr −300℃−2
,8kW)でブラズ7SiO膜を除去し、40%のオー
バー・エツチングを行なった。該オーバー・エツチング
時に、側壁の一部に設けられたのぞき窓からの観察から
、ウェハの出入口を有する反応室11の側壁11aと放
電電極間の電界集中による異常放電のないことを確認し
た。
また、プラズマSiO膜の堆積(総堆積膜厚20μ77
1)とプラズマ・ドライ・エツチングを繰り返し行ない
、膜厚均一性やダスト・レベルから反応室コンデイショ
ンの安定性を確認した。
1)とプラズマ・ドライ・エツチングを繰り返し行ない
、膜厚均一性やダスト・レベルから反応室コンデイショ
ンの安定性を確認した。
本発明は、反応室11へのウェハ搬送系18を有するコ
ールド・ウォール型のプラズマCVD装置のウェハ搬送
口を有する反応室側壁表面のウェハ搬送口以外を絶縁部
材31で被覆し、搬送機構上から最小となっているウェ
ハ搬送口を有する反応室側壁11aと放電電極13.1
4との間隔を「電気的に」他の反応室側壁と放電電極と
等価がそれ以上とすることで、電界集中による異常放電
現象に起因するC−p重合物などの付着を抑え、反応室
コンデイションの安定性向上の実現を特徴としている。
ールド・ウォール型のプラズマCVD装置のウェハ搬送
口を有する反応室側壁表面のウェハ搬送口以外を絶縁部
材31で被覆し、搬送機構上から最小となっているウェ
ハ搬送口を有する反応室側壁11aと放電電極13.1
4との間隔を「電気的に」他の反応室側壁と放電電極と
等価がそれ以上とすることで、電界集中による異常放電
現象に起因するC−p重合物などの付着を抑え、反応室
コンデイションの安定性向上の実現を特徴としている。
ちなみに
反応室コンデイションの安定性向上により、1.0μm
のブリ・デポジション直後に均一性が規格内(ウェハ内
±5%)に入るのは、総堆積膜厚20μm、30μmの
各々の場合で第3図に示すようにプラズマ・ドライ・エ
ツチングPDEを8回繰返してまでカラ堆積を必要とし
ないことを確認した。つまり、C−F重合物を除去する
ためのメカニカル・クリーニングは、プラズマ・ドライ
・エツチングを8回繰返しに対して1回で充分である。
のブリ・デポジション直後に均一性が規格内(ウェハ内
±5%)に入るのは、総堆積膜厚20μm、30μmの
各々の場合で第3図に示すようにプラズマ・ドライ・エ
ツチングPDEを8回繰返してまでカラ堆積を必要とし
ないことを確認した。つまり、C−F重合物を除去する
ためのメカニカル・クリーニングは、プラズマ・ドライ
・エツチングを8回繰返しに対して1回で充分である。
なお第3図でrBPIJとはバッチ・プロセス1サイク
ル目という意味である。また、カラ堆積が必要となく、
総堆積膜厚を30μm1プラズマ・ドライ・エツチング
8サイクルでメカニカル・クリーニング1回で良いこと
から、他の条件が従来例と同一とした場合のスルーブツ
トは260ロット/月と従来の1.73倍となった。
ル目という意味である。また、カラ堆積が必要となく、
総堆積膜厚を30μm1プラズマ・ドライ・エツチング
8サイクルでメカニカル・クリーニング1回で良いこと
から、他の条件が従来例と同一とした場合のスルーブツ
トは260ロット/月と従来の1.73倍となった。
なお本発明は上記実施例に限られず種々の応用が可能で
ある。例えば絶縁性部材で肢覆される部分が、ウェハ搬
°送口以外の反応室側壁であってもよい。ただしこの場
合プラズマ安定性をかん案して行なうべきである。
ある。例えば絶縁性部材で肢覆される部分が、ウェハ搬
°送口以外の反応室側壁であってもよい。ただしこの場
合プラズマ安定性をかん案して行なうべきである。
[発明の効果]
以上説明した如く本発明によれば、反応室へのウェハ搬
送系を存するコールド・ウォール型のプラズマCVD装
置において、プラズマ・ドライ・エツチング時のウェハ
の出入りする反応室側壁部と電極との間の電界集中を防
止し、C−F重合物等の付着量を抑え、反応室コンデイ
ションの安定性を高め、従来と比較し、安定した膜厚均
一性レベルで、より高いスルーブツトが得られる半導体
製造装置が提供できる。
送系を存するコールド・ウォール型のプラズマCVD装
置において、プラズマ・ドライ・エツチング時のウェハ
の出入りする反応室側壁部と電極との間の電界集中を防
止し、C−F重合物等の付着量を抑え、反応室コンデイ
ションの安定性を高め、従来と比較し、安定した膜厚均
一性レベルで、より高いスルーブツトが得られる半導体
製造装置が提供できる。
第1図(a)は本発明の一実施例の平面的構成図、同図
(b)は同断面的構成図、第2図は同構成の要部の断面
的構成図、第3図は実施例による効果を示す特性図、第
4図(a)は従来装置の平面的構成図、同図(b)は同
断面的構成図である。 11・・・反応室、lla・・・側壁、llb・・・エ
ツジ部、12・・・RF71i源、13・・・上部電極
、14・・・下部電極、15・・・ヒータ電源、16・
・・ロード・ロック室、17・・・ウェハ、18・・・
搬送系、19・・・ガス・インレット、31・・・絶縁
部材、32.33・・・扉。
(b)は同断面的構成図、第2図は同構成の要部の断面
的構成図、第3図は実施例による効果を示す特性図、第
4図(a)は従来装置の平面的構成図、同図(b)は同
断面的構成図である。 11・・・反応室、lla・・・側壁、llb・・・エ
ツジ部、12・・・RF71i源、13・・・上部電極
、14・・・下部電極、15・・・ヒータ電源、16・
・・ロード・ロック室、17・・・ウェハ、18・・・
搬送系、19・・・ガス・インレット、31・・・絶縁
部材、32.33・・・扉。
Claims (3)
- (1)反応室へのウェハ搬送機構を有するコールド・ウ
ォール型プラズマCVD装置において、前記反応室内で
放電電極との間隔が最小となる部分を有する反応室側壁
表面を絶縁性を有する部材で被覆したことを特徴とする
半導体製造装置。 - (2)前記放電電極との間隔が最小となる部分を有する
反応室側壁がウェハ搬送口を有することを特徴とした請
求項1に記載の半導体製造装置。 - (3)前記絶縁性を有する部材で被覆される部分がウェ
ハ搬送口以外の反応室側壁表面であることを特徴とした
請求項1に記載の半導体製造装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278793A JP2644309B2 (ja) | 1988-11-04 | 1988-11-04 | 半導体製造装置 |
DE68921286T DE68921286T2 (de) | 1988-11-04 | 1989-11-03 | Anlage zur plasmachemischen Gasphasenabscheidung. |
EP89120404A EP0367289B1 (en) | 1988-11-04 | 1989-11-03 | Plasma chemical vapor deposition apparatus |
US07/431,243 US5044311A (en) | 1988-11-04 | 1989-11-03 | Plasma chemical vapor deposition apparatus |
KR1019890015987A KR920010728B1 (ko) | 1988-11-04 | 1989-11-04 | 반도체 제조장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278793A JP2644309B2 (ja) | 1988-11-04 | 1988-11-04 | 半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02125430A true JPH02125430A (ja) | 1990-05-14 |
JP2644309B2 JP2644309B2 (ja) | 1997-08-25 |
Family
ID=17602257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63278793A Expired - Fee Related JP2644309B2 (ja) | 1988-11-04 | 1988-11-04 | 半導体製造装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5044311A (ja) |
EP (1) | EP0367289B1 (ja) |
JP (1) | JP2644309B2 (ja) |
KR (1) | KR920010728B1 (ja) |
DE (1) | DE68921286T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6673196B1 (en) | 1999-09-02 | 2004-01-06 | Tokyo Electron Limited | Plasma processing apparatus |
JP2009062579A (ja) * | 2007-09-06 | 2009-03-26 | Fuji Electric Systems Co Ltd | 成膜装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5900103A (en) * | 1994-04-20 | 1999-05-04 | Tokyo Electron Limited | Plasma treatment method and apparatus |
US5558717A (en) * | 1994-11-30 | 1996-09-24 | Applied Materials | CVD Processing chamber |
US5891350A (en) * | 1994-12-15 | 1999-04-06 | Applied Materials, Inc. | Adjusting DC bias voltage in plasma chambers |
JP3257328B2 (ja) | 1995-03-16 | 2002-02-18 | 株式会社日立製作所 | プラズマ処理装置及びプラズマ処理方法 |
US6197703B1 (en) * | 1998-08-17 | 2001-03-06 | Advanced Micro Devices, Inc. | Apparatus and method for manufacturing semiconductors using low dielectric constant materials |
JP2001148378A (ja) * | 1999-11-22 | 2001-05-29 | Tokyo Electron Ltd | プラズマ処理装置、クラスターツールおよびプラズマ制御方法 |
DE19959603A1 (de) * | 1999-12-10 | 2001-06-13 | Volkswagen Ag | Verfahren zum Beschichten der inneren Oberfläche eines Reaktorgefäßes eines Reaktors |
DE19959604A1 (de) * | 1999-12-10 | 2001-06-13 | Volkswagen Ag | Reaktor für Plasmabeschichtungen und Plasmadiffusionsbehandlungen |
TWI290589B (en) * | 2000-10-02 | 2007-12-01 | Tokyo Electron Ltd | Vacuum processing device |
JP3910821B2 (ja) * | 2000-10-26 | 2007-04-25 | 東京エレクトロン株式会社 | 基板の処理装置 |
JP3953361B2 (ja) * | 2002-05-08 | 2007-08-08 | 東京エレクトロン株式会社 | 基板処理装置および基板処理方法 |
US20040069223A1 (en) * | 2002-10-10 | 2004-04-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wall liner and slot liner for process chamber |
JP4060684B2 (ja) * | 2002-10-29 | 2008-03-12 | 日本発条株式会社 | ステージ |
JP4141234B2 (ja) * | 2002-11-13 | 2008-08-27 | キヤノンアネルバ株式会社 | プラズマ処理装置 |
KR100715876B1 (ko) * | 2006-06-12 | 2007-05-07 | 에스케이 텔레콤주식회사 | 이동 통신 시스템에서의 전력 분배 장치 |
US20090297731A1 (en) * | 2008-05-30 | 2009-12-03 | Asm Japan K.K. | Apparatus and method for improving production throughput in cvd chamber |
JP6386394B2 (ja) * | 2015-02-18 | 2018-09-05 | 東芝メモリ株式会社 | 複合プロセス装置 |
KR20170019160A (ko) | 2015-08-11 | 2017-02-21 | 기초과학연구원 | 고출력 광대역 고주파 결합기 |
KR20190046327A (ko) * | 2017-10-26 | 2019-05-07 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5992520A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | 気体電気化学反応装置 |
JPS6196724A (ja) * | 1984-10-17 | 1986-05-15 | Agency Of Ind Science & Technol | 容量結合型プラズマcvd装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4226898A (en) * | 1978-03-16 | 1980-10-07 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process |
FR2538987A1 (fr) * | 1983-01-05 | 1984-07-06 | Commissariat Energie Atomique | Enceinte pour le traitement et notamment la gravure de substrats par la methode du plasma reactif |
JPS6057613A (ja) * | 1983-09-09 | 1985-04-03 | Hitachi Ltd | プラズマcvd装置 |
US4616597A (en) * | 1984-10-31 | 1986-10-14 | Rca Corporation | Apparatus for making a plasma coating |
US4576830A (en) * | 1984-11-05 | 1986-03-18 | Chronar Corp. | Deposition of materials |
JPS63190635A (ja) * | 1987-01-29 | 1988-08-08 | Denki Kogyo Kk | マイクロ波プラズマ処理装置 |
JP2555062B2 (ja) * | 1987-04-10 | 1996-11-20 | 株式会社日立製作所 | プラズマ処理装置 |
-
1988
- 1988-11-04 JP JP63278793A patent/JP2644309B2/ja not_active Expired - Fee Related
-
1989
- 1989-11-03 DE DE68921286T patent/DE68921286T2/de not_active Expired - Fee Related
- 1989-11-03 EP EP89120404A patent/EP0367289B1/en not_active Expired - Lifetime
- 1989-11-03 US US07/431,243 patent/US5044311A/en not_active Expired - Lifetime
- 1989-11-04 KR KR1019890015987A patent/KR920010728B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5992520A (ja) * | 1982-11-19 | 1984-05-28 | Hitachi Ltd | 気体電気化学反応装置 |
JPS6196724A (ja) * | 1984-10-17 | 1986-05-15 | Agency Of Ind Science & Technol | 容量結合型プラズマcvd装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6673196B1 (en) | 1999-09-02 | 2004-01-06 | Tokyo Electron Limited | Plasma processing apparatus |
JP2009062579A (ja) * | 2007-09-06 | 2009-03-26 | Fuji Electric Systems Co Ltd | 成膜装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0367289A2 (en) | 1990-05-09 |
KR900008628A (ko) | 1990-06-03 |
EP0367289B1 (en) | 1995-02-22 |
EP0367289A3 (en) | 1990-06-13 |
DE68921286D1 (de) | 1995-03-30 |
DE68921286T2 (de) | 1995-08-03 |
JP2644309B2 (ja) | 1997-08-25 |
US5044311A (en) | 1991-09-03 |
KR920010728B1 (ko) | 1992-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02125430A (ja) | 半導体製造装置 | |
EP0780490B1 (en) | Apparatus for reducing residues in semiconductor processing chambers | |
JP7079686B2 (ja) | 成膜方法及び成膜装置 | |
TWI809154B (zh) | 成膜裝置及成膜方法 | |
KR102158307B1 (ko) | 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스 | |
KR101601662B1 (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
JPH06244123A (ja) | 改良された排出システムを有する単一基板式の真空処理装置 | |
US20170306493A1 (en) | Method & apparatus to prevent deposition rate/thickness drift, reduce particle defects & increase remote plasma system lifetime | |
JP2003163208A (ja) | セルフクリーニングを実行するプラズマcvd装置及び方法 | |
WO2004102650A1 (ja) | プラズマ処理装置 | |
JP2001196354A (ja) | プラズマ処理装置 | |
KR20050054983A (ko) | 반도체 처리용의 재치대 장치, 성막 장치 및 성막 방법 | |
JP2003264169A (ja) | プラズマ処理装置 | |
JP3326538B2 (ja) | コールドウォール形成膜処理装置 | |
JP2990551B2 (ja) | 成膜処理装置 | |
JP2003273020A (ja) | 基板処理方法 | |
JP2010147201A (ja) | 基板処理装置 | |
JP4027960B2 (ja) | 成膜処理装置 | |
JPS63111621A (ja) | エツチング処理装置 | |
JPH06349810A (ja) | 気相反応装置 | |
JP2001035799A (ja) | 枚葉式熱処理装置 | |
JP3432722B2 (ja) | プラズマ成膜処理方法及びプラズマ処理装置 | |
JPH0548307B2 (ja) | ||
JP3905726B2 (ja) | コールドウォール形成膜処理装置のクリーニング方法 | |
JPH06151412A (ja) | プラズマcvd装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |