JPH02120953A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH02120953A JPH02120953A JP63272001A JP27200188A JPH02120953A JP H02120953 A JPH02120953 A JP H02120953A JP 63272001 A JP63272001 A JP 63272001A JP 27200188 A JP27200188 A JP 27200188A JP H02120953 A JPH02120953 A JP H02120953A
- Authority
- JP
- Japan
- Prior art keywords
- busy
- outputs
- ffs
- control
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は記憶装置に関し、特に記憶装置の制御部の異常
動作検出に関する。
動作検出に関する。
［従来の技術］
従来、記憶装置の複数のブロックに分割された制御部の
エラー検出は、コマンドのパリティチエツク等のエラー
チエツクを各ブロック独自に実行しており、各ブロック
間での動作の比較はほとんど行なわれていなかった。
エラー検出は、コマンドのパリティチエツク等のエラー
チエツクを各ブロック独自に実行しており、各ブロック
間での動作の比較はほとんど行なわれていなかった。
［発明が解決しようとする課題］
上述した従来の記憶装置は、制御部の各ブロックの動作
を比較する手段を持たないため、各ブロックのどれかが
異なる動作サイクルを実行していても、パリティチエツ
ク等でエラーが検出されない場合には、制御部のエラー
を検出できないという欠点がある。
を比較する手段を持たないため、各ブロックのどれかが
異なる動作サイクルを実行していても、パリティチエツ
ク等でエラーが検出されない場合には、制御部のエラー
を検出できないという欠点がある。
［課題を解決するための手段コ
本発明による記憶装置は、制御部内の各ブロックに同じ
コマンドに対して同じ長さのサイクルだけビジーとする
ビジー制御部と、該ビジー制御部によりセット、リセッ
トされるビジーフリップフロップとを持ち、各ブロック
のビジーフリップフロップの出力を比較して、不一致な
らエラーを検出する比較手段とを有している。
コマンドに対して同じ長さのサイクルだけビジーとする
ビジー制御部と、該ビジー制御部によりセット、リセッ
トされるビジーフリップフロップとを持ち、各ブロック
のビジーフリップフロップの出力を比較して、不一致な
らエラーを検出する比較手段とを有している。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例による記憶装置の構成を示す
ブロック図である。
ブロック図である。
制御部４は、Ａブロック５、Ｂブロック８に分かれてお
り、それぞれアドレス−タイミング、データを制御する
。
り、それぞれアドレス−タイミング、データを制御する
。
Ａブロック５は、入力端子１．２からそれぞれアドレス
ＡＤ及びコマンドＣＭを入力し、ＲＡＭ部１２ヘアドレ
ス、タイミング信号等を出力する。
ＡＤ及びコマンドＣＭを入力し、ＲＡＭ部１２ヘアドレ
ス、タイミング信号等を出力する。
また、入力したコマンドＣＭにより、Ａブロック５内の
ビジー制御部６は、必要なビジーサイクルだけビジーフ
リップフロップ（ビジーＦ／Ｆ）７を論理“１″にセッ
トし、サイクル終了後リセットする。
ビジー制御部６は、必要なビジーサイクルだけビジーフ
リップフロップ（ビジーＦ／Ｆ）７を論理“１″にセッ
トし、サイクル終了後リセットする。
Ｂブロック８は、入力端子２からコマンドＣＭを人力し
、入力端子３との間でライトデータＷＤ。
、入力端子３との間でライトデータＷＤ。
リードデータＲＤの人出力を行ない、またＲＡＭ部１２
へのライトデータの出力及びリードデータのＲＡＭ部１
２からの入力を行なう。また、入力したコマンドＣＭに
より、Ｂブロック８内のビジー制御部９は、必要なビジ
ーサイクルだけビジーＦ／Ｆ １０を論理“１”にセッ
トし、サイクル終了後リセットする。
へのライトデータの出力及びリードデータのＲＡＭ部１
２からの入力を行なう。また、入力したコマンドＣＭに
より、Ｂブロック８内のビジー制御部９は、必要なビジ
ーサイクルだけビジーＦ／Ｆ １０を論理“１”にセッ
トし、サイクル終了後リセットする。
比較回路１１はビジーＦ／Ｆ７及び１０の出力を比較し
、不一致の場合エラー検出信号を出力する。
、不一致の場合エラー検出信号を出力する。
ビジー制御回路６，９は、同一のコマンドＣＭに対して
まったく同じビジー制御を行なうため、ビジーＦ／Ｆ７
，１０の出力は正常時は常に一致する。しかし、コマン
ドＣＭの入力失敗や故障等が発生すると、そのブロック
のビジー制御は正常時とは異なってくるため、ビジーＦ
／Ｆ７，１０の出力を比較回路１１でチエツクすると、
不一致となり、比較回路１１はエラー検出信号を出力す
る。
まったく同じビジー制御を行なうため、ビジーＦ／Ｆ７
，１０の出力は正常時は常に一致する。しかし、コマン
ドＣＭの入力失敗や故障等が発生すると、そのブロック
のビジー制御は正常時とは異なってくるため、ビジーＦ
／Ｆ７，１０の出力を比較回路１１でチエツクすると、
不一致となり、比較回路１１はエラー検出信号を出力す
る。
［発明の効果］
以上説明したように本発明は、制御部内の各ブロックの
ビジー時間を比較することにより、パリティチエツクで
エラーを検出できない場合でも、各ブロックのビジーフ
リップフロップの出力が不一致であることにより異常を
検出でき、記憶装置の制御部の信頼性を向上させる効果
がある。
ビジー時間を比較することにより、パリティチエツクで
エラーを検出できない場合でも、各ブロックのビジーフ
リップフロップの出力が不一致であることにより異常を
検出でき、記憶装置の制御部の信頼性を向上させる効果
がある。
第１図
第１図は本発明の一実施例による記憶装置の構成を示す
ブロック図である。 １〜３・・・入力端子、４・・・制御部、５・・・制御
部内Ａブロック、８・・・制御部内Ｂブロック、６．９
・・・ビジー制御部、７．１０・・・ビジーフリップフ
ロップ（ビジーＦ／Ｆ）、１１・・・比較回路、１２・
・・ＲＡＭ部。
ブロック図である。 １〜３・・・入力端子、４・・・制御部、５・・・制御
部内Ａブロック、８・・・制御部内Ｂブロック、６．９
・・・ビジー制御部、７．１０・・・ビジーフリップフ
ロップ（ビジーＦ／Ｆ）、１１・・・比較回路、１２・
・・ＲＡＭ部。
Claims (1)
- １、同じタイミングでコマンド等を入力し、それぞれ並
列に動作する複数のブロックに分割された制御部を持つ
記憶装置において、各ブロックが同一のコマンドに対し
て同じビジー管理を行なうビジー制御部と、該ビジー制
御部によりセット、リセットされるビジーフリップフロ
ップとを持ち、各ブロックのビジーフリップフロップの
出力を比較する比較手段を有することを特徴とする記憶
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272001A JPH02120953A (ja) | 1988-10-29 | 1988-10-29 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272001A JPH02120953A (ja) | 1988-10-29 | 1988-10-29 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02120953A true JPH02120953A (ja) | 1990-05-08 |
Family
ID=17507763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272001A Pending JPH02120953A (ja) | 1988-10-29 | 1988-10-29 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02120953A (ja) |
-
1988
- 1988-10-29 JP JP63272001A patent/JPH02120953A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100894504B1 (ko) | 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ | |
| JPH02120953A (ja) | 記憶装置 | |
| TWI733964B (zh) | 記憶體整體測試之系統及其方法 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| TWI823556B (zh) | 記憶體異常檢測系統、主機板、電子裝置及異常檢測方法 | |
| JPH0223432A (ja) | 自己診断方式 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPS6284342A (ja) | コンピユ−タ | |
| JPS5917465B2 (ja) | チエツク装置 | |
| JP2591304B2 (ja) | メモリ監視回路 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPS5827247A (ja) | 論理装置 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH052254U (ja) | マイクロプロセツサ装置 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH11219323A (ja) | データパス故障検出方法及び情報処理装置 | |
| JPS6385832A (ja) | パリテイチエツク方式 | |
| JPH02118847A (ja) | マイクロプロセッサ開発支援装置 | |
| JPS61206048A (ja) | デ−タ処理システムの立上げ方式 | |
| JPH0581052A (ja) | マイクロプロセツサ暴走監視回路 | |
| JPH0234071B2 (ja) | ||
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 |