JPH02119252A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH02119252A JPH02119252A JP63273612A JP27361288A JPH02119252A JP H02119252 A JPH02119252 A JP H02119252A JP 63273612 A JP63273612 A JP 63273612A JP 27361288 A JP27361288 A JP 27361288A JP H02119252 A JPH02119252 A JP H02119252A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- holes
- lead
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路基板上に複数の電子機能素子が搭載され
樹脂封止されてなる混成集積回路装置に関する。
樹脂封止されてなる混成集積回路装置に関する。
従来、この種の混成集積回路装置は、信頼性の向上及び
集積度が高まるにつれて、一般の樹脂封止型半導体装置
と同様に、樹脂封止によるパッケージ方法を採用される
ようになってきた。
集積度が高まるにつれて、一般の樹脂封止型半導体装置
と同様に、樹脂封止によるパッケージ方法を採用される
ようになってきた。
第3図は従来の一例を示す混成集積回路装置の断面図で
ある。この混成集積回路装置は、同図に示すように、複
数の半導体素子、能動素子及び受動素子である電子機能
素子3が搭載された回路基板4を接着剤8を用いて金属
製のリードフレーム5のアイランドに接着されている。
ある。この混成集積回路装置は、同図に示すように、複
数の半導体素子、能動素子及び受動素子である電子機能
素子3が搭載された回路基板4を接着剤8を用いて金属
製のリードフレーム5のアイランドに接着されている。
また、この回路基板4の入出力端子とこの入出力端子と
対応するリードフレーム5のリードとを金属細線2を用
いてそれぞれ接続されている。更に、このリードフレー
ム5に配線され固着された回路基板4を包むように樹脂
封止して樹脂体1を形成し混成集積回路装置が製作され
ていた。
対応するリードフレーム5のリードとを金属細線2を用
いてそれぞれ接続されている。更に、このリードフレー
ム5に配線され固着された回路基板4を包むように樹脂
封止して樹脂体1を形成し混成集積回路装置が製作され
ていた。
上述した混成集積回路装置は、回路基板4の入出力端子
とこの入出力端子と対応するリードフレーム5のリード
とを金属細線2を用いて接続しているため以下の問題が
ある。
とこの入出力端子と対応するリードフレーム5のリード
とを金属細線2を用いて接続しているため以下の問題が
ある。
1、金属製のリードフレーム5の反り及び曲りがある場
合、金属細線2を抑え熱圧着が十分に行なわれず、しば
しば、接着強度が不足し、断線したり、接続されないと
いう問題がある。
合、金属細線2を抑え熱圧着が十分に行なわれず、しば
しば、接着強度が不足し、断線したり、接続されないと
いう問題がある。
2、通常、リードフレーム5のリードには、例えば、銀
めっきが4〜5μm程度が施されている。
めっきが4〜5μm程度が施されている。
このため、製造工程中あるいは保管中に、この銀めっき
部分が変色し、この酸化のために、良好な接続ができな
くなるという問題がある。
部分が変色し、この酸化のために、良好な接続ができな
くなるという問題がある。
3、このリードフレームに固着された回路基板を樹脂封
止するときに、接続された金属細線が、樹脂の注入圧力
により曲げられ隣接する金属細線に短絡したり、接続部
で断線したりする問題が起きる 本発明の目的は、これらリードフレームのり−ドとこれ
に対応する回路基板の入出力端子との接続が十分な強度
をもち、隣接する接続部が短絡しない混成集積回路装置
を提供することにある。
止するときに、接続された金属細線が、樹脂の注入圧力
により曲げられ隣接する金属細線に短絡したり、接続部
で断線したりする問題が起きる 本発明の目的は、これらリードフレームのり−ドとこれ
に対応する回路基板の入出力端子との接続が十分な強度
をもち、隣接する接続部が短絡しない混成集積回路装置
を提供することにある。
本発明の混成集積回路装置は、回路基板上に少なくとも
一個以上の半導体素子、能動素子あるいは受動素子が搭
載されるとともに前記回路基板を接着固定するリードフ
レームのリードとこのリードと対応する前記回路基板の
入出力端子とを電気的接続して樹脂封止してなる樹脂体
を有する混成集積回路装置において、前記電気的接続部
に位置する前記回路基板と前記リードとにそれぞれ穴を
設けるとともにこの穴同志を同心に固定してこれらの穴
を埋める金属めっき層を設けることを備え構成される。
一個以上の半導体素子、能動素子あるいは受動素子が搭
載されるとともに前記回路基板を接着固定するリードフ
レームのリードとこのリードと対応する前記回路基板の
入出力端子とを電気的接続して樹脂封止してなる樹脂体
を有する混成集積回路装置において、前記電気的接続部
に位置する前記回路基板と前記リードとにそれぞれ穴を
設けるとともにこの穴同志を同心に固定してこれらの穴
を埋める金属めっき層を設けることを備え構成される。
次に、本発明について図面を参照して説明する。
第1図は本発明による一実施例を示す混成集積回路装置
の断面図である。この実施例では、従来例で示した金属
細線を用いずに、まず、リードフレーム5のリードの先
端部に穴6aを設け、一方、このリードに対応する回路
基板の入出力端子である電極パッドに穴6bを設けたこ
とである。
の断面図である。この実施例では、従来例で示した金属
細線を用いずに、まず、リードフレーム5のリードの先
端部に穴6aを設け、一方、このリードに対応する回路
基板の入出力端子である電極パッドに穴6bを設けたこ
とである。
そして、これらの穴6a及び6bを一致するように、回
路基板4をリードフレーム5に固着し、一種のスルーホ
ール6を形成する。このスルーホール6を埋めるように
、無電解めっきあるいは電解めっき法により、例えば、
銅のめっき層を10μm程度厚さに形成することにより
、電気的に、かつ機械的強度をもつ接続部が得られる。
路基板4をリードフレーム5に固着し、一種のスルーホ
ール6を形成する。このスルーホール6を埋めるように
、無電解めっきあるいは電解めっき法により、例えば、
銅のめっき層を10μm程度厚さに形成することにより
、電気的に、かつ機械的強度をもつ接続部が得られる。
これ以外の構造は、前述の従来例と同じである。
第2図は本発明の実施例を他の構造の混成集積回路装置
に適用した例を示す断面図である。この実施例は、回路
基板4に、電子機能素子3が搭載される領域に回路基板
4の板厚の半分程度窪んだ座ぐり面7を設けたことであ
る。それ以外は前述の実施例と同じである。この実施例
は、薄いフラットパッケージ型の混成集積回路装置に適
用した例である。
に適用した例を示す断面図である。この実施例は、回路
基板4に、電子機能素子3が搭載される領域に回路基板
4の板厚の半分程度窪んだ座ぐり面7を設けたことであ
る。それ以外は前述の実施例と同じである。この実施例
は、薄いフラットパッケージ型の混成集積回路装置に適
用した例である。
すなわち、従来の金属細線を用いた場合よりも、金属細
線の弛み部分を見込んで樹脂封止する必要がなくなり、
より薄いパッケージの混成集積回路装置が得られるとい
う利点がある。
線の弛み部分を見込んで樹脂封止する必要がなくなり、
より薄いパッケージの混成集積回路装置が得られるとい
う利点がある。
以上説明したように本発明は、リードフレームのリード
と回路基板の入出力端子とにそれぞれに穴を設け、これ
らの穴を一致させるようにしてスルーホールに形成し、
このスルーホールを埋めるようにめっき層を形成し接続
するので、リードフレームのリードとこれに対応する回
路基板の入出力端子との接続が十分な強度をもち、隣接
する接続部が短絡しない信頼度の高い混成集積回路装置
が得られるという効果がある。
と回路基板の入出力端子とにそれぞれに穴を設け、これ
らの穴を一致させるようにしてスルーホールに形成し、
このスルーホールを埋めるようにめっき層を形成し接続
するので、リードフレームのリードとこれに対応する回
路基板の入出力端子との接続が十分な強度をもち、隣接
する接続部が短絡しない信頼度の高い混成集積回路装置
が得られるという効果がある。
第1図は本発明による一実施例を示す混成集積回路装置
の断面図、第2図は本発明の実施例を他の構造の混成集
積回路装置に適用した例を示す断面図、第3図は従来の
一例を示す混成集積回路装置の断面図である。 1・・・樹脂体、2・・・金属細線、3・・・電子機能
素子、4・・・回路基板、5・・・リードフレーム、6
・・・スルーホール、7・・・座ぐり面、8・・・接着
剤。
の断面図、第2図は本発明の実施例を他の構造の混成集
積回路装置に適用した例を示す断面図、第3図は従来の
一例を示す混成集積回路装置の断面図である。 1・・・樹脂体、2・・・金属細線、3・・・電子機能
素子、4・・・回路基板、5・・・リードフレーム、6
・・・スルーホール、7・・・座ぐり面、8・・・接着
剤。
Claims (1)
- 回路基板上に少なくとも一個以上の半導体素子、能動
素子あるいは受動素子が搭載されるとともに前記回路基
板を接着固定するリードフレームのリードとこのリード
と対応する前記回路基板の入出力端子とを電気的接続し
て樹脂封止してなる樹脂体を有する混成集積回路装置に
おいて、前記電気的接続部に位置する前記回路基板と前
記リードとにそれぞれ穴を設けるとともにこの穴同志を
同心に固定してこれらの穴を埋める金属めっき層を設け
ることを特徴とする混成集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63273612A JPH02119252A (ja) | 1988-10-28 | 1988-10-28 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63273612A JPH02119252A (ja) | 1988-10-28 | 1988-10-28 | 混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02119252A true JPH02119252A (ja) | 1990-05-07 |
Family
ID=17530173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63273612A Pending JPH02119252A (ja) | 1988-10-28 | 1988-10-28 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02119252A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0459493A2 (en) * | 1990-06-01 | 1991-12-04 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
-
1988
- 1988-10-28 JP JP63273612A patent/JPH02119252A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0459493A2 (en) * | 1990-06-01 | 1991-12-04 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
EP0459493A3 (ja) * | 1990-06-01 | 1994-02-23 | Toshiba Kk | |
US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
US5654584A (en) * | 1990-06-01 | 1997-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having tape automated bonding leads |
EP1020903A1 (en) * | 1990-06-01 | 2000-07-19 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970008356B1 (ko) | 반도체장치 | |
US5016084A (en) | Semiconductor device | |
US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
JPH0831868A (ja) | Bga型半導体装置 | |
JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
JPH02119252A (ja) | 混成集積回路装置 | |
JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
JP2651608B2 (ja) | 電子部品搭載用基板 | |
JPH02343A (ja) | 電子部品搭載用基板 | |
JPH0517709B2 (ja) | ||
CN112992843B (zh) | 薄膜覆晶封装结构和其制作方法 | |
JP3342172B2 (ja) | 電子回路部品及びその製造方法 | |
JPH07226454A (ja) | 半導体装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JP2009141229A (ja) | 半導体装置およびその製造方法 | |
JP2990120B2 (ja) | 半導体装置 | |
JP2000269376A (ja) | 半導体装置 | |
JPH02252251A (ja) | フィルムキャリヤーテープ | |
JPS62169461A (ja) | 半導体装置 | |
JP2783089B2 (ja) | セラミック型半導体装置 | |
JP3405718B2 (ja) | 半導体装置 | |
JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
JPS6117138B2 (ja) |