JPH02111079A - 高電圧用半導体素子およびその製造方法 - Google Patents
高電圧用半導体素子およびその製造方法Info
- Publication number
- JPH02111079A JPH02111079A JP1148575A JP14857589A JPH02111079A JP H02111079 A JPH02111079 A JP H02111079A JP 1148575 A JP1148575 A JP 1148575A JP 14857589 A JP14857589 A JP 14857589A JP H02111079 A JPH02111079 A JP H02111079A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- diffusion region
- forming
- high voltage
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002674 ointment Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は高電圧用半導体素子およびその製造方法に関し
、特に半導体素子のＰＮ接合でより大きい逆方向の電圧
をブロッキングできるように１妾合を形成しようとする
領域を半導体エツチング技術を利用して所要の深さだけ
エツチングさせて溝を形成した後、半導体基板と反対形
の物質として（某い接合（Ｄｅｅｐ Ｊｕｎｃｔｉｏｎ
）を形成するように構成した高電圧用半導体素子および
その製造方法に関する。
、特に半導体素子のＰＮ接合でより大きい逆方向の電圧
をブロッキングできるように１妾合を形成しようとする
領域を半導体エツチング技術を利用して所要の深さだけ
エツチングさせて溝を形成した後、半導体基板と反対形
の物質として（某い接合（Ｄｅｅｐ Ｊｕｎｃｔｉｏｎ
）を形成するように構成した高電圧用半導体素子および
その製造方法に関する。
［従来の技術］
従来の高電圧用半導体素子方式においては、高電圧をブ
ロッキングするためには半導体基板と反体形の物質とし
て曲率半径が大となるようにＰ１拡散領域を深く形成さ
せなければならないので、長時間にわたフて拡散工程を
実施した。
ロッキングするためには半導体基板と反体形の物質とし
て曲率半径が大となるようにＰ１拡散領域を深く形成さ
せなければならないので、長時間にわたフて拡散工程を
実施した。
第１Ａ図は従来の高電圧用半導体素子の一般的な構成断
面図であって、Ｎ１基板（５）の上にＮ−エピタキシャ
ル成長層（４）を成長させ、このエピタキシャル成長層
（４）に拡散工程によってＰ゛拡散領域（３） を所定
深さｘＪだけ形成させた後、その上に硝子（Ｇｌａｓｓ
）等の絶縁膜（１）を形成し、“Ａ ”部分たけを除去
する。その後、上記硝子絶縁膜（１）の除去部分“Ａ
”のＰ゛拡散領域の上と硝子絶縁膜（１）の上とに所定
深さのカソード用伝導物質（２）を形成し、一定部分は
除去してカソード電極を設けて主接合部（Ｍａｉｎ Ｊ
ｕｎｃｔｉｏｎ）を形成する。
面図であって、Ｎ１基板（５）の上にＮ−エピタキシャ
ル成長層（４）を成長させ、このエピタキシャル成長層
（４）に拡散工程によってＰ゛拡散領域（３） を所定
深さｘＪだけ形成させた後、その上に硝子（Ｇｌａｓｓ
）等の絶縁膜（１）を形成し、“Ａ ”部分たけを除去
する。その後、上記硝子絶縁膜（１）の除去部分“Ａ
”のＰ゛拡散領域の上と硝子絶縁膜（１）の上とに所定
深さのカソード用伝導物質（２）を形成し、一定部分は
除去してカソード電極を設けて主接合部（Ｍａｉｎ Ｊ
ｕｎｃｔｉｏｎ）を形成する。
方、アノード電極はＮ＋基板（５）下部に金属等でなる
アノード用伝導物質（６）から引出されるように構成す
る。
アノード用伝導物質（６）から引出されるように構成す
る。
［発明が解決しようとする課題］
ところで、この様な従来の構造では上記電極に逆方向の
電圧を印加して増加させる場合、Ｐ゛拡ｆｆｋ領域（３
）の構造上の特性の為に曲面（Ｂ部分）にブレーキダウ
ン現象が発生するが、このブレーキダウン電圧を向上さ
せる為にはど拡散領域（３）の曲面（Ｂ部分）の半径、
即ち、曲率半径を増加させなければならない。然しなか
ら、上記Ｐ９拡散領域（３）の曲率半径を増加させるた
めに第１Ｂ図でン鹿皮（Ｎ）と拡ｆｆｋ深さ（×ｊ）を
拡散時間（１）に対比して示した相関グラフで判る如く
、Ｐ９拡散工程を長時間遂行してＰ４拡散領域（３）
の深さを深くする程イオン拡散工程時間が長く掛かり、
拡散工程時間が長く掛かる稈Ｐ゛拡散領域のｌ１３度は
低くなって結局非常に高い降伏電圧を有する高電圧用半
導体素子の製造に限界があるようになる。
電圧を印加して増加させる場合、Ｐ゛拡ｆｆｋ領域（３
）の構造上の特性の為に曲面（Ｂ部分）にブレーキダウ
ン現象が発生するが、このブレーキダウン電圧を向上さ
せる為にはど拡散領域（３）の曲面（Ｂ部分）の半径、
即ち、曲率半径を増加させなければならない。然しなか
ら、上記Ｐ９拡散領域（３）の曲率半径を増加させるた
めに第１Ｂ図でン鹿皮（Ｎ）と拡ｆｆｋ深さ（×ｊ）を
拡散時間（１）に対比して示した相関グラフで判る如く
、Ｐ９拡散工程を長時間遂行してＰ４拡散領域（３）
の深さを深くする程イオン拡散工程時間が長く掛かり、
拡散工程時間が長く掛かる稈Ｐ゛拡散領域のｌ１３度は
低くなって結局非常に高い降伏電圧を有する高電圧用半
導体素子の製造に限界があるようになる。
参考に、上記第１１１図でＮはＰ９エピタキシャル成長
層の一定濃度を示し、イオン拡散濃度の大ぎさはＮｌ＞
Ｎ２＞Ｎ３順であり、ピ拡散領域の深さはＸｊｌ＜Ｘｊ
ｌ＜Ｘｊ３順であることに（１目されたい。
層の一定濃度を示し、イオン拡散濃度の大ぎさはＮｌ＞
Ｎ２＞Ｎ３順であり、ピ拡散領域の深さはＸｊｌ＜Ｘｊ
ｌ＜Ｘｊ３順であることに（１目されたい。
従って、そのために多大の費用は勿論、工程時間がそれ
だけより長く掛かり、長い拡散工程時間に伴う拡散濃度
が低くなって、結局は降伏電圧の非常に高い高電圧用半
導体素子を製造するにはその限界があった。
だけより長く掛かり、長い拡散工程時間に伴う拡散濃度
が低くなって、結局は降伏電圧の非常に高い高電圧用半
導体素子を製造するにはその限界があった。
従って、本発明は製造工程時間を最小化させ、曲率半径
の大きい拡散領域を形成して高い降伏電圧を持たせるよ
うに、接合を形成しようとする領域に半導体エツチング
技術を利用して所要の深さだけエツチングさせて溝を形
成し、この溝内に半導体基板と反体形の物質を拡散させ
て漂い接合を形成するように構成した高電圧用半導体素
子およびその製造方法を提供することにその目的がある
。
の大きい拡散領域を形成して高い降伏電圧を持たせるよ
うに、接合を形成しようとする領域に半導体エツチング
技術を利用して所要の深さだけエツチングさせて溝を形
成し、この溝内に半導体基板と反体形の物質を拡散させ
て漂い接合を形成するように構成した高電圧用半導体素
子およびその製造方法を提供することにその目的がある
。
［課題を解決するための手段］
本発明によると、半導体基板、例えばＮ４基、彼の上に
Ｎ−エピタキシャル成長層を形成させ、接合を形成しよ
うとする該当Ｎ−エピタキシャル成長層の所定領域にＰ
゛拡ｆｉｋ処理をする前に、まず半導体エツチング技術
によって所要の深さだけのエツチング溝を形成させ、溝
が形成された領域に半導体基板と反対形の物質を公知の
イオン注入技術による拡散で深い接合を形成させ、従来
の拡散だけに依存された接合の深さよりもっと深い接合
を形成させたことを特徴とする。
Ｎ−エピタキシャル成長層を形成させ、接合を形成しよ
うとする該当Ｎ−エピタキシャル成長層の所定領域にＰ
゛拡ｆｉｋ処理をする前に、まず半導体エツチング技術
によって所要の深さだけのエツチング溝を形成させ、溝
が形成された領域に半導体基板と反対形の物質を公知の
イオン注入技術による拡散で深い接合を形成させ、従来
の拡散だけに依存された接合の深さよりもっと深い接合
を形成させたことを特徴とする。
また、本発明の他の特徴によると、接合を形成しようと
するＮ−エピタキシャル成長層に、Ｐ゛拡散処理工程を
行なう前に半導体エツチング処理によってエツチングを
形成した後、Ｐ１拡散処理工程をしてなる高電圧用半導
体素子製造方法を特徴とする。
するＮ−エピタキシャル成長層に、Ｐ゛拡散処理工程を
行なう前に半導体エツチング処理によってエツチングを
形成した後、Ｐ１拡散処理工程をしてなる高電圧用半導
体素子製造方法を特徴とする。
［作 用］
従って、木発明による従来の拡１１にだけに依存して形
成された接合の深さよりもっと深い接合を形成するため
、ピ拡散領域のための拡散時間を減らすことができ、そ
れに伴う濃度の減少が防止でき、深い接合によるＰ゛拡
散領域の曲率半径の増大により、もっと大きい逆方向の
高電圧がブロッキングできる。
成された接合の深さよりもっと深い接合を形成するため
、ピ拡散領域のための拡散時間を減らすことができ、そ
れに伴う濃度の減少が防止でき、深い接合によるＰ゛拡
散領域の曲率半径の増大により、もっと大きい逆方向の
高電圧がブロッキングできる。
［実施例］
以下、本発明を添付図面を参照してより詳しく説明する
ことにする。
ことにする。
では、Ｐ型拡散領域（３）の曲面の曲率を大きくし、４
度を大巾改善するようにした高電圧用半導体素子および
その製造方法を詳しく説明する。
度を大巾改善するようにした高電圧用半導体素子および
その製造方法を詳しく説明する。
第２図は本発明による高電圧用半導体素子の構成断面図
で、第１図の従来構造の主接合部の構成と異にしている
。即ち、Ｎ゛基板５）上にＮ−エピタキシャル成長層（
４）を成長させ、接合を形成しようとする領域のエピタ
キシャル成長層（１）を先ず一定面積で所要のＸｉ深さ
だけ等方性エツチングして講を形成させた後、上記形成
されたエツチング（１ηにＰ゛拡散領域（３）を形成し
、Ｐ゛拡ｆｆｋ領域（３）の溝が形成された“Ａ ”部
分を含むＰ°拡散領域（３）の上と、Ｎ−エピタキシャ
ル成長層（・１）の上とに硝子絶縁膜（１）を形成する
。次に、上記Ｐ゛拡：：ｌ ｆＩｉ域と、後に形成され
る予定のカソード電極とを接続させるために、上記硝子
絶縁ｌ１５ｉ（１）を” Ａ ”部分の上だけ除去し、
その上に金属屑のカソード用伝導物質（２）を形成した
後、パターン工程により一定の部分を除去してカソード
電＋１を形成し、基！ （５）の下部には従来の如くア
ノード用伝導物質（６）からアノード電極を引出して構
成した。
で、第１図の従来構造の主接合部の構成と異にしている
。即ち、Ｎ゛基板５）上にＮ−エピタキシャル成長層（
４）を成長させ、接合を形成しようとする領域のエピタ
キシャル成長層（１）を先ず一定面積で所要のＸｉ深さ
だけ等方性エツチングして講を形成させた後、上記形成
されたエツチング（１ηにＰ゛拡散領域（３）を形成し
、Ｐ゛拡ｆｆｋ領域（３）の溝が形成された“Ａ ”部
分を含むＰ°拡散領域（３）の上と、Ｎ−エピタキシャ
ル成長層（・１）の上とに硝子絶縁膜（１）を形成する
。次に、上記Ｐ゛拡：：ｌ ｆＩｉ域と、後に形成され
る予定のカソード電極とを接続させるために、上記硝子
絶縁ｌ１５ｉ（１）を” Ａ ”部分の上だけ除去し、
その上に金属屑のカソード用伝導物質（２）を形成した
後、パターン工程により一定の部分を除去してカソード
電＋１を形成し、基！ （５）の下部には従来の如くア
ノード用伝導物質（６）からアノード電極を引出して構
成した。
従ってＰ′″拡散領域（３）の深さおよびそれに依る曲
面（Ｂ’ 部分）の曲率半径は従来技術の説明に言及し
た如く、降伏電圧を決める重要な要素であるため、上記
の木発明の構造によると、降伏電圧が高まると共に、拡
散時間短縮およびそれに従って拡散濃度が低くなること
か防止され得る。
面（Ｂ’ 部分）の曲率半径は従来技術の説明に言及し
た如く、降伏電圧を決める重要な要素であるため、上記
の木発明の構造によると、降伏電圧が高まると共に、拡
散時間短縮およびそれに従って拡散濃度が低くなること
か防止され得る。
即ち、従来の工程の如７ｐ＋拡散だけで形成される拡散
深さＸｊを形成する前に、本発明においては等方性エツ
チング工程を先立って遂行して所要の深さＸｉだけ溝を
形成させた後、ここにＰ″″拡散処理工程によってＰ゛
拡散領域を所定の拡散深さＸｊたけ形成させたため、全
体の半導体素子の接合深さ×１はエツチング工程により
形成されたエツチングｒＡ？の深さＸｉだけより深く形
成させ得る。
深さＸｊを形成する前に、本発明においては等方性エツ
チング工程を先立って遂行して所要の深さＸｉだけ溝を
形成させた後、ここにＰ″″拡散処理工程によってＰ゛
拡散領域を所定の拡散深さＸｊたけ形成させたため、全
体の半導体素子の接合深さ×１はエツチング工程により
形成されたエツチングｒＡ？の深さＸｉだけより深く形
成させ得る。
従って、本発明による総接合深さＸＩは、従来の構造で
拡散にのみ依存した接合深さＸｊに等方性工・ンチング
による溝のイ某さＸｉをカロ算したＸｌ−Ｘｉ＋ ＸＪ
となって、結局従来の接合深さの上に等方性エツチング
で腐刻される溝の曲面により形成される総接合の深さＸ
Ｉを半径としてＰ４拡散領域が形成されることによって
、それだけ曲率半径（Ｂ’部分）が増大されてブレーキ
タウン電圧を高めることが出来るようになる。ここで×
■は半導体素子の総接合深さであり、Ｘｉはエツチング
さた溝の深さで、Ｘｊは所定のＰ゛拡散領域の深さであ
る。
拡散にのみ依存した接合深さＸｊに等方性工・ンチング
による溝のイ某さＸｉをカロ算したＸｌ−Ｘｉ＋ ＸＪ
となって、結局従来の接合深さの上に等方性エツチング
で腐刻される溝の曲面により形成される総接合の深さＸ
Ｉを半径としてＰ４拡散領域が形成されることによって
、それだけ曲率半径（Ｂ’部分）が増大されてブレーキ
タウン電圧を高めることが出来るようになる。ここで×
■は半導体素子の総接合深さであり、Ｘｉはエツチング
さた溝の深さで、Ｘｊは所定のＰ゛拡散領域の深さであ
る。
［発明の効果］
上述のような本発明による製造技術によると、従来の如
く拡散工程たりでＰ“拡散領域の深さを犬とするより拡
散工程拡散時間す著しく減らすことが出来、それによっ
て拡散濃度の減少を防ぐことが出来、特に深い接合によ
るど拡散領域の曲率半径の増大でより大きい電圧がブロ
ッキング出来ること等多大な効果を有することになる。
く拡散工程たりでＰ“拡散領域の深さを犬とするより拡
散工程拡散時間す著しく減らすことが出来、それによっ
て拡散濃度の減少を防ぐことが出来、特に深い接合によ
るど拡散領域の曲率半径の増大でより大きい電圧がブロ
ッキング出来ること等多大な効果を有することになる。
相関グラフ図、
第２図は本発明による高電圧用半導体素子の構成の断面
図である。
図である。
１・・・１．１！！縁膜、
２・・・カソード用伝導物質、
３・・・Ｐ゛拡散領域、
４・・・Ｎ−エピタキシャル成長層、
５・・・Ｎ゛基板
６・・・アノード用伝導物質。
第１八図は従来の高電圧半導体素子の構成の断面図、
Claims (3)
- （１）下部にアノード伝導物質を形成してアノード電極
が引出させられるＮ＾＋基板上にＮ＾−エピタキシャル
層を成長させ、接合を形成しようとする該Ｎ＾−エピタ
キシャル層の所定部分にＰ＾＋拡散領域を所定深さで形
成し、該Ｐ＾＋拡散領域の上に絶縁膜を形成し、該絶縁
膜の一定部分を除去して該除去部分を通じてカソード伝
導物質を該Ｐ＾＋拡散領域に接続させた状態に形成して
カソード電極を引出すように構成された主接合部を有す
る高電圧用半導体素子において、 該主接合部には接合を形成しようとする部分のＮ＾−エ
ピタキシャル層に所要深さＸｉだけ等方性エッチングに
より溝を形成し、該講の周囲に所定深さＸｊのＰ＾＋拡
散領域を形成して深い接合が形成されるように構成した
ことを特徴とする高電圧用半導体素子。 - （２）該絶縁膜は硝子であることを特徴とする特許請求
の範囲第１項記載の高電圧用半導体素子。 - （３）該カソードおよびアノード用の伝導物質は金属で
あることを特徴とする特許請求の範囲第１項記載の高電
圧用半導体素子。 ４）Ｎ＾＋基板上にＮ＾−エピタキシャル成長層を形成
させる工程と、 接合を形成しようとする該エピタキシャル成長層の所定
部分にＰ＾＋拡散領域を形成する工程と、該Ｐ＾＋拡散
領域の上とＮ＾−エピタキシャル成長層の上とに絶縁膜
を一定の厚さに形成し、一定部分は除去する工程と、 該絶縁膜の除去された部分を通じて該Ｐ＾＋拡散領域に
接続されるようにカソード用伝導物質を形成し、カソー
ド電極を引出し、基板の下部にはアノード伝導物質を形
成してアノード電極を形成する工程とからなる高電圧用
半導体製造方法において、 接合を形成しようとする該Ｎ＾−エピタキシャル成長層
にＰ＾＋拡散処理工程を行なう前に半導体エッチング処
理によってエッチング溝を形成する工程を含めてなるこ
とを特徴とする高電圧用半導体素子製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880007209A KR900001030A (ko) | 1988-06-16 | 1988-06-16 | 고전압용 반도체 소자 및 그 제조방법 |
| KR1988-7209 | 1988-06-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111079A true JPH02111079A (ja) | 1990-04-24 |
Family
ID=19275226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1148575A Pending JPH02111079A (ja) | 1988-06-16 | 1989-06-13 | 高電圧用半導体素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02111079A (ja) |
| KR (1) | KR900001030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081681A1 (fr) * | 2002-03-26 | 2003-10-02 | Sanken Electric Co., Ltd. | Element a semi-conducteurs et procede de fabrication de ce dernier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100418517B1 (ko) * | 1996-12-13 | 2004-05-17 | 페어차일드코리아반도체 주식회사 | 전력용 모스트랜지스터 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110272A (ja) * | 1975-03-24 | 1976-09-29 | Mitsubishi Electric Corp | Handotaisochi |
| JPS548982A (en) * | 1977-06-23 | 1979-01-23 | Mitsubishi Electric Corp | Semiconductor device |
-
1988
- 1988-06-16 KR KR1019880007209A patent/KR900001030A/ko not_active Application Discontinuation
-
1989
- 1989-06-13 JP JP1148575A patent/JPH02111079A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110272A (ja) * | 1975-03-24 | 1976-09-29 | Mitsubishi Electric Corp | Handotaisochi |
| JPS548982A (en) * | 1977-06-23 | 1979-01-23 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081681A1 (fr) * | 2002-03-26 | 2003-10-02 | Sanken Electric Co., Ltd. | Element a semi-conducteurs et procede de fabrication de ce dernier |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900001030A (ko) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933880A (ja) | 半導体装置の製造方法 | |
| JPH02125468A (ja) | 高電圧用半導体素子およびその製造方法 | |
| EP0856876A3 (en) | Method of manufacturing a bonding substrate | |
| KR900003967A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02111079A (ja) | 高電圧用半導体素子およびその製造方法 | |
| JPS6134974A (ja) | シリコン半導体素子及びその製造方法 | |
| JPS62136022A (ja) | 半導体装置の製造方法 | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPH02142184A (ja) | 半導体装置及びその製造方法 | |
| JPS62109319A (ja) | 半導体素子の製造方法 | |
| JPS5931064A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPH02267952A (ja) | 半導体装置の製造方法 | |
| JPH0425134A (ja) | 半導体装置 | |
| EP0726594A3 (en) | Semiconductor device and method of manufacturing the same | |
| JPH02184026A (ja) | 半導体装置の形成方法 | |
| JPS6261371A (ja) | 電界効果トランジスタとその製造方法 | |
| KR20040006772A (ko) | 반도체 소자 제조 방법 | |
| JPH0423438A (ja) | 半導体装置の製造方法 | |
| JPH0256967A (ja) | 静電誘導半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| KR970005701B1 (en) | Method of manufacturing buried layer on the semiconductor bipolar device | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPH06163689A (ja) | 半導体素子の製造方法 | |
| JPS58135677A (ja) | 半導体装置の製造方法 |