JPH02111037A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一方向に長いトレンチ溝内部（側壁。

底部）に電荷転送領域を有する半導体装置の製造方法に
関するものである。

従来の技術 第３図は、一方向に長いトレンチ溝を有する電荷転送装
置（以下、トレンチＣＯＤと略する。）を示す（参考文
献二山田＆寺用、特願昭６ｌ−１５６６３０）。

このトレンチＣＣＤは、ｐ基板３０１上に一方向に長い
凹形状のトレンチ溝３０２を形成し、トレンチ内部（側
壁、底部）に電荷転送領域となるｎ領域３０３を形成し
たもので、絶縁膜３０４上の第１の転送電極３０６と絶
縁膜３０６上の第２の伝送電極３０７で電荷転送動作を
制御する。

このトレンチＣＯＤの製造方法を第４図に示す。

（１）第４図（−）に示すように、ｐ基板３０１上の絶
縁膜４０１をマスクにしてＲＩＥ（ＲｅａｃｔｉｖｅＩ
ｏｎ　Ｅｔｃｈｉｎｇ）でＳｔの工７チングを行ない、
トレンチｍ３０２を形成する。

（２）第４図（ｂ）に示すように、トレンチ３０２内部
（側壁、底部）にＡｓのイオン打ち込みを行ない、引き
続き熱処理で電荷転送領域となるｎ領域３０３を形成す
る（なおイオン打ち込みのかわりに、Ａｓ　−Ｓ　ＯＧ
　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ　）膜。

Ａｓ５Ｇ（Ａｒｓｅｎｉｃ　５ｉｌｉｃａｔｅ　Ｇｌａ
ｓｓ）膜を用いて固相拡散する方法も利用できる。）。

（３）第４図（Ｃ）に示すように、ゲート酸化膜３０４
を形成した後で、多結晶ＳＬを堆積して第１の転送電極
３０５を形成する。

この工程を再度くり返して第２の転送電極３０７を形成
する。また、トレンチ溝部に生じた空隙部分は絶縁膜４
０２を形成したあと埋込み多結晶５ｉ４０３で平坦化を
行なう。

発明が解決しようとする課題 然しなから、上記の様な製造方法ではイオン打ち込み法
またはＳＯＧ膜・ＳＧ膜を用いた固相拡散法によりトレ
ンチ内部（側壁、底部）に不純物ドープして電荷転送部
のｎ領域を形成しているが、次の様な課題を抱えている
。

■　イオン打ち込み法はトレンチ溝幅が一定でトレンチ
深さが増すと共にイオン打ち込み角度がウェーハに対し
て垂直に近くなり、イオンの前方散乱確率が高くなるた
めトレンチ溝の側壁部よりトレンチ溝底部の不純物ドー
ズ量が増大し、しかも不純物分布が不均一になるという
間諜を有していた。更に、イオン打ち込みに伴なう基板
へのダメージも無視できない。

■　ＳＯＧ膜・ＳＧ膜を用いた固相拡散法では、電荷転
送領域の不純物濃度が低いためドープする不純物量の制
御が難しく、またＳＯＧ、膜・ＳＧ膜を均一に形成する
のが難しいため不純物分布が不均一になるという課題を
有していた。

本発明はこうした従来の技術の課題に省察を加え、トレ
ンチ溝内部にドープする不純物量の制御が容易で、基板
へのダメージもなく、かつ不純物分布が均一となる様な
半導体装置の製造方法を提供する事を目的とする。

課題を解決するための手段 本発明は、半導体基板をエツチングして一方向に長い第
１のトレンチ溝を形成する第１の工程と、前記第１のト
レンチ溝内部（側壁、底部）に少なくとも前記半導体基
板の導電型と異なる導電型材料を含む材料のドーピング
を伴うエピタキシャル成長して前記第１のトレンチ溝よ
り小さな第２のトレンチ溝を形成する第２の工程と、前
記第２のトレンチ溝表面にゲート酸化膜を形成する第３
の工程と、酸化膜で被われた前記第２のトレンチ溝に転
送電極用のポリシリコンを形成する第４の工程とを含ん
だ半導体装置の製造方法である。

作　　用 本発明は前記した製造方法により、エピタキシャル成長
でｎ領域を形成するため不純物分布が均一になり、不純
物績度制御の自由度も大きく、基板へのダメージもない
等、トレンチＣＯＤの性能向上をもたらす。

実施例 以下に本発明の実施例を、図面に基づいて説明する。

第１図（、）〜（Ｃ）は本発明の第１の実施例における
半導体装置の製造方法の工程図を示すものである。

（１）第１図（ａ）に示すように、ｐ基板１０１上の絶
縁膜１０３をマスクにして、ＲＩＥでＳＬのエツチング
を行ない、一方向に長い（図面に垂直な方向に長い）ト
レンチ溝１ｏ２を形成する。

（２）　　ｍＩＵ（ｂ）に示すように基板と反対導電型
にするだめ、ｐ又はＡｓを不純物ドーピング（濃度Ｎ＝
　１ｏ　　〜１０　　ｃｍ　　　）Ｌながらエピタキシ
ャル成長を行なってｎ領域１０４を形成し、第１のトレ
ンチ溝１０２より寸法の小さい第２のトレンチ溝１０５
が残されている。

（３）第１図（Ｃ）に示すようにゲート酸化膜１０６を
形成した後で、多結晶５ｉ１０７を堆積して転送電極と
する。なお、トレンチ溝部に生じた空隙部分は絶縁膜１
０Ｂを形成したあと、埋込み多結晶５ｉ１０９で平坦化
する。

以上のように、本実施例によれば、電荷転送領域である
ｎ領域１０４をエピタキシャル成長で形成するため、不
純物分布は均一になり、基板へのダメージもない良好な
転送領域が形成される。

なお、エピタキシャル成長を行なう際に、不純物ドープ
に伴なう格子歪に対しては電気的に不活性な■族元素で
歪補正を行ない、また不要なオートドーピングを妨ぐ為
には減圧エピタキシャル成長（１００Ｔｏｒｒ以下）が
必要であり、プロセス低温化の為には光照射（照射波長
はトレンチ溝１０５の最小幅より小さくする。）又はプ
リベークが有効である。

第１図（ｂ′）は電荷転送領域となるｎ領域１０４を他
から電気的に分離する目的でエピタキシャル成長を前半
と後半に分け、前半は基板と同一導電型の不純物ドーピ
ングによりｐ＋領域１２３を形成し、後半を基′板と反
対導電型の不純物ドーピングによりｎ領域１２４を成長
させたものである。

このあとは、第１図（Ｃ）と同様な工程を用いる。

Ｋ　ド 第２図（ａ）、（１＝）および（＃）　、　（ｄ）は本
発明の他の実施例を示す半導体装置の製造方法を示す。

第２図（、）　、　（ｂ）・は、図面の左右方向に長い
第１のトレンチ（ｇ　２０３の始端および終端部の壁面
が底面に対して直角でない時に、エピタキシャル成長で
ｎ領域２０４を形成し、第１のトレンチ溝よシ小さな第
２のトレンチ溝２０５が残されている。

このあと、第１図（０）と同様な工程が実施される。

第２図（ａ’）、（ｂりは、図面の左右方向に長い、し
かも始端および終端部でステップ状になっている第１の
トレンチ溝２２３に対してエピタキシャル成長でｎ領域
２２４を形成し、第１のトレンチ溝より小さな第２のト
レンチ溝２２６が残されている。

以上のように本実施例によれば、任意の形状の組合せか
ら成るトレンチ溝にエピタキシャル成長を用いて電荷転
送領域を形成でき、その不純物分布は均ニであり、基板
へのダメージもない。

発明の詳細 な説明したように、本発明によれば、一方向に長いトレ
ンチ溝内部（側壁、底部）に電荷転送領域をエピタキシ
ャル法で形成することにより、不純物分布が均一で、基
板へのダメージの無い領域とする事が出き、その実用的
効果は大きい。

【図面の簡単な説明】

第１図は本発明に於ける一実施例の半導体装置の製造方
法の工程図、第２図は本発明に於ける他の実施例の半導
体装置の製造方法の工程図、第３図はトレンチ溝内部に
電荷転送領域を有するトレンチＣＯＤの構造を示す斜視
図、第４図は第３図のトレンチＣＯＤの製造方法を示す
工程図である。 １０２．２０３，２２３・・・・・・第１のトレンチ溝
、１０Ｅ５　、２０５　、＋　２２５・・・・・・第２
のトレンチ溝、１０４゜１２４．２０４，２２４・・・
・・・ｎ領域。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名書　
１　図 （ｂ） ＋０４−ｎ傾を或 １０５・−策２のトしン子月ｌ 第 図 、（ｂ’） １２４−ｎ臂ｌプ 第２図 （ａ゛） （ｂ゛） ２２３・−第１のトしン千溝 ２２４−・　ｎ命凧域 ２２５・・−第２のトレン子溝 第２図 （ａ） （ｂ） ２０３−＄１のトしン千溝 ２０４・−・ｎ肩１を或 ２０５−一第２のトしン千潰 第 図 第４図 （ａ） 第４図 （ｂ） （Ｃ）

Claims (2)

【特許請求の範囲】
1. （１）半導体基板をエッチングして一方向に長い第１の
   トレンチ、溝を形成する第１の工程と、前記第１のトレ
   ンチ溝内部に少なくとも前記半導体基板の導電型と異な
   る導電型材料を含む材料のドーピングを伴なうエピタキ
   シャル成長して前記第１のトレンチ溝より小さな第２の
   トレンチ溝を形成する第２の工程と、前記第２のトレン
   チ溝表面にゲート酸化膜を形成する第３の工程と、酸化
   膜で被われた前記第２のトレンチ溝に転送電極用のポリ
   シリコンを形成する第４の工程とを含むことを特徴とす
   る半導体装置の製造方法。
2. （２）エピタキシャル成長が前記半導体基板と反対導電
   型の不純物ドーピングを行なう事を特徴とする請求項１
   記載の半導体装置の製造方法。