JPH0211049A - シリアル・データ伝送速度検出回路 - Google Patents
シリアル・データ伝送速度検出回路Info
- Publication number
- JPH0211049A JPH0211049A JP63161593A JP16159388A JPH0211049A JP H0211049 A JPH0211049 A JP H0211049A JP 63161593 A JP63161593 A JP 63161593A JP 16159388 A JP16159388 A JP 16159388A JP H0211049 A JPH0211049 A JP H0211049A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- data
- receiving
- value
- counted value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 18
- 238000005070 sampling Methods 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば、システムＡとシステムＢとの間のシ
リアル・データ伝送を実行する場合、送信側の送信スピ
ードと、受信側の受信スピードを一致させるのに必要な
シリアル・データ伝送速度検出回路に関するものである
。
リアル・データ伝送を実行する場合、送信側の送信スピ
ードと、受信側の受信スピードを一致させるのに必要な
シリアル・データ伝送速度検出回路に関するものである
。
従来の技術
シリアル・データ伝送システムは、お互いに、分離独立
した、２つ、あるいは、その以上のシステム間をシリア
ルにデータを伝送することにより通信を行なうシステム
である。
した、２つ、あるいは、その以上のシステム間をシリア
ルにデータを伝送することにより通信を行なうシステム
である。
第４図は、シリアル・データ伝送の、−船釣な機能を示
すブロック図で、１はシステムＡ、２はシステムＢとす
る。１０１はシステムＢからシステムＡへ送信するシリ
アル・データライン、１０２はシステムＡからシステム
Ｂへ送信するシリアル・データライン、１０３はシステ
ムＢの状態を、システムＡへ知らせるコントロールライ
ン、１０４はシステムＡの状態を、システムＢへ知らせ
るコントロールラインである。このシステムで、通信を
実行する時、通信データは、シリアルであるため、受信
側の受信スピードは、送信側の送信スピードと合致して
いなければ、正しい受信が行なえない。第５図に、送信
側と受信側でスピードが異なって設定された場合の例を
示す。例えば、システムＡが２１に示す様なデータ・パ
ターンを送信すれば、システムＡは２２に示す様なデー
タ列を意図している。しかし、システムＢの受信スピー
ドが、送信側のスピードの２倍であった場合、その受信
データは２３に示す様なデータ列となり、送信側のデー
タ列と異なったものになり、したがフて、正確なデータ
伝送が行なわれなかったことを示す。
すブロック図で、１はシステムＡ、２はシステムＢとす
る。１０１はシステムＢからシステムＡへ送信するシリ
アル・データライン、１０２はシステムＡからシステム
Ｂへ送信するシリアル・データライン、１０３はシステ
ムＢの状態を、システムＡへ知らせるコントロールライ
ン、１０４はシステムＡの状態を、システムＢへ知らせ
るコントロールラインである。このシステムで、通信を
実行する時、通信データは、シリアルであるため、受信
側の受信スピードは、送信側の送信スピードと合致して
いなければ、正しい受信が行なえない。第５図に、送信
側と受信側でスピードが異なって設定された場合の例を
示す。例えば、システムＡが２１に示す様なデータ・パ
ターンを送信すれば、システムＡは２２に示す様なデー
タ列を意図している。しかし、システムＢの受信スピー
ドが、送信側のスピードの２倍であった場合、その受信
データは２３に示す様なデータ列となり、送信側のデー
タ列と異なったものになり、したがフて、正確なデータ
伝送が行なわれなかったことを示す。
発明が解決しようとする課題
前述した様に、シリアル・データ伝送を正確に実行する
には、伝送を実行する以前に、システムＡとシステムＢ
との、送信、受信スピードを一致させる必要性がある。
には、伝送を実行する以前に、システムＡとシステムＢ
との、送信、受信スピードを一致させる必要性がある。
本発明は、システムの受信側で、その受信スピードを自
動的に送信スピードに一致させることの可能な手段をも
たせることにより、上記の問題点を解決するものである
。
動的に送信スピードに一致させることの可能な手段をも
たせることにより、上記の問題点を解決するものである
。
課題を解決するための手段
本発明は、上記問題点を解決するため、受信リアルを、
予想される送信データの最高スピードの２倍以上のクロ
ックにより、受信データの１ビット区間の長さをカウン
トし、送信データのスピードを検出し、受信側の受信ス
ピードを、送信スピードに一致させることにより解決す
るものである。
予想される送信データの最高スピードの２倍以上のクロ
ックにより、受信データの１ビット区間の長さをカウン
トし、送信データのスピードを検出し、受信側の受信ス
ピードを、送信スピードに一致させることにより解決す
るものである。
作用
現実のシリアル・データは、データがランダムに受信さ
れるため、１ビット区間の長さを判断するのは、困難を
要する。本発明によると、データ伝送休止状態の反転デ
ータ（通常“０”）の区間をカウントし、そのサンプリ
ングによるカウントの値が、以前の結果より小さい場合
、それを更新し、カウント値の最も小さいもの、すなわ
ち、１ビット区間の長さのサンプリングによるカウント
値を保持し、そのカウント値により受信スピードの検出
を行なうことができる。
れるため、１ビット区間の長さを判断するのは、困難を
要する。本発明によると、データ伝送休止状態の反転デ
ータ（通常“０”）の区間をカウントし、そのサンプリ
ングによるカウントの値が、以前の結果より小さい場合
、それを更新し、カウント値の最も小さいもの、すなわ
ち、１ビット区間の長さのサンプリングによるカウント
値を保持し、そのカウント値により受信スピードの検出
を行なうことができる。
実施例
第１図は本発明実施例回路の概要構成図であり、同図中
、３１は“Ｏ″区間検出器、３２はカウンター、３３は
比較器、３４はスピード判定器である。
、３１は“Ｏ″区間検出器、３２はカウンター、３３は
比較器、３４はスピード判定器である。
第２図は本発明の一実施例を示す回路図である。４１．
４２は受信データの“Ｏ″区間検出するものであり、４
１は受信データの“１”から“Ｏ”への変化を検出する
回路で、４２は受信データが“０”から“１”への変化
を検出する回路である。信号線４０１はカウンターの開
始タイミングを決定する信号で、受信データが“１”か
ら“Ｏ”へ変化した時、パルスが発生し、カウンターが
カウントを開始する。信号線４０２はカウンターの終了
タイミング及びカウント値の最小値を、更新するタイミ
ングを決定する信号で、受信データが、“１”から“Ｏ
”へ変化した時、パルスが発生し、カウンターがカウン
トを終了する。
４２は受信データの“Ｏ″区間検出するものであり、４
１は受信データの“１”から“Ｏ”への変化を検出する
回路で、４２は受信データが“０”から“１”への変化
を検出する回路である。信号線４０１はカウンターの開
始タイミングを決定する信号で、受信データが“１”か
ら“Ｏ”へ変化した時、パルスが発生し、カウンターが
カウントを開始する。信号線４０２はカウンターの終了
タイミング及びカウント値の最小値を、更新するタイミ
ングを決定する信号で、受信データが、“１”から“Ｏ
”へ変化した時、パルスが発生し、カウンターがカウン
トを終了する。
４３はカウンター、４４はカウント最小値保持レジスタ
、４５は比較回路である。カウンター４３は予想される
送信データの最高スピードの２倍以上のクロックを用い
、前述の期間カウントし、その時点でのカウンターのカ
ウント値を出力する。
、４５は比較回路である。カウンター４３は予想される
送信データの最高スピードの２倍以上のクロックを用い
、前述の期間カウントし、その時点でのカウンターのカ
ウント値を出力する。
４０４はカウンターのカウント値の出力信号線で、この
出力信号は前述の期間、１ずつ、増加おるいは減少する
。４４は現在までのカウンターのカウント最小値を保持
するレジスタで、信号線４０２のカウンターの終了タイ
ミングを決定する信号により、新しいカウント値に更新
される。４５は比較器で、信号線４０５のカウント最小
値保持レジスタ出力信号と、信号線４０４のカウンター
のカウント値の出力信号とを比較し、この２つの出力信
号が、一致した時、信号線４０３のカウンター最小値と
現在のカウント値一致信号が出力され、カウンターはサ
ンプリングクロックのカウントを停止する。この様な、
一連の動作により、カウント最小値保持レジスタ４４に
は、最小値、すなわち、１ビット区間の長さのサンプリ
ングクロックカウント値が保持され、スピード判定器４
６により、このカウント値を解読し、スピード判定結果
を出力する。各信号線４０１〜４０５の各部信号のタイ
ミング波形を３図に示す。受信データの“１”から“Ｏ
”への変化を検出し、信号線４０１に所定のパルスを発
生させ、カウンタの出力線４０４のカウント値が、タイ
ミングｔ５１で開始する。また、受信データの“Ｏ”か
ら“１”への変化を検出し、信号線４０２にそのパルス
を発生させ、信号線４０４のカウント値は、タイミング
ｔｓ２で停止する。この時、信号線４０４のカウント値
が、信号線４０５に保持される。（タイミングｔ５３）
信号線４０４のカウント値が、信号線４０５の値に、等
しくなった時、信号線４０３はパルスを発生させ、カウ
ントを停止する。（タイミングｔ５４）信号線４０４の
カウント値が、信号線４０５の値より小さな時、信号線
４０２にパルスが発生すれば、その時の信号線４０３の
値が、信号線４０５に新しく保持される。（タイミング
ｔ５５） 発明の効果 本発明によれば、１ビット区間のサンプリングによるカ
ウント値を保持し、そのカウント値により受信スピード
を検出し、これに基づいて、直ちに、受信データのデー
タ速度を送信データの速度に調整することが可能になる
。
出力信号は前述の期間、１ずつ、増加おるいは減少する
。４４は現在までのカウンターのカウント最小値を保持
するレジスタで、信号線４０２のカウンターの終了タイ
ミングを決定する信号により、新しいカウント値に更新
される。４５は比較器で、信号線４０５のカウント最小
値保持レジスタ出力信号と、信号線４０４のカウンター
のカウント値の出力信号とを比較し、この２つの出力信
号が、一致した時、信号線４０３のカウンター最小値と
現在のカウント値一致信号が出力され、カウンターはサ
ンプリングクロックのカウントを停止する。この様な、
一連の動作により、カウント最小値保持レジスタ４４に
は、最小値、すなわち、１ビット区間の長さのサンプリ
ングクロックカウント値が保持され、スピード判定器４
６により、このカウント値を解読し、スピード判定結果
を出力する。各信号線４０１〜４０５の各部信号のタイ
ミング波形を３図に示す。受信データの“１”から“Ｏ
”への変化を検出し、信号線４０１に所定のパルスを発
生させ、カウンタの出力線４０４のカウント値が、タイ
ミングｔ５１で開始する。また、受信データの“Ｏ”か
ら“１”への変化を検出し、信号線４０２にそのパルス
を発生させ、信号線４０４のカウント値は、タイミング
ｔｓ２で停止する。この時、信号線４０４のカウント値
が、信号線４０５に保持される。（タイミングｔ５３）
信号線４０４のカウント値が、信号線４０５の値に、等
しくなった時、信号線４０３はパルスを発生させ、カウ
ントを停止する。（タイミングｔ５４）信号線４０４の
カウント値が、信号線４０５の値より小さな時、信号線
４０２にパルスが発生すれば、その時の信号線４０３の
値が、信号線４０５に新しく保持される。（タイミング
ｔ５５） 発明の効果 本発明によれば、１ビット区間のサンプリングによるカ
ウント値を保持し、そのカウント値により受信スピード
を検出し、これに基づいて、直ちに、受信データのデー
タ速度を送信データの速度に調整することが可能になる
。
第１図は本発明の実施例回路の概要図、第２図は本発明
の実施例回路の回路図、第３図はその各部のタイミング
波形図、第４図は典型的なシリアル伝送システムの概略
図、第５図はその要部のタイミング波形図である。 ３１・・・・・・“０”区間検出器、３２・・・・・・
カウンター、３３・・・・・・比較器、３４・・・・・
・スピード判定器。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第 ２ 囚
の実施例回路の回路図、第３図はその各部のタイミング
波形図、第４図は典型的なシリアル伝送システムの概略
図、第５図はその要部のタイミング波形図である。 ３１・・・・・・“０”区間検出器、３２・・・・・・
カウンター、３３・・・・・・比較器、３４・・・・・
・スピード判定器。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第 ２ 囚
Claims (1)
- シリアル・データ伝送の受信データの１ビット区間の長
さをサンプリングクロックにより計数するカウンタをそ
なえて、送信側の送信データ速度を検出可能になしたこ
とを特徴とするシリアル・データ伝送速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161593A JPH0211049A (ja) | 1988-06-29 | 1988-06-29 | シリアル・データ伝送速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161593A JPH0211049A (ja) | 1988-06-29 | 1988-06-29 | シリアル・データ伝送速度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0211049A true JPH0211049A (ja) | 1990-01-16 |
Family
ID=15738089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161593A Pending JPH0211049A (ja) | 1988-06-29 | 1988-06-29 | シリアル・データ伝送速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0211049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704290B1 (en) | 1999-03-31 | 2004-03-09 | Nec Corporation | Transmission device and transmission method |
| JP2008017111A (ja) * | 2006-07-05 | 2008-01-24 | Mitsubishi Electric Corp | ビット速度判定装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177845A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
| JPS6281850A (ja) * | 1985-10-04 | 1987-04-15 | Ando Electric Co Ltd | 受信デ−タの最小ビツト検出方法 |
| JPH01132249A (ja) * | 1987-11-18 | 1989-05-24 | Nec Corp | 調歩同期方式のモード自動設定方式 |
-
1988
- 1988-06-29 JP JP63161593A patent/JPH0211049A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61177845A (ja) * | 1985-02-01 | 1986-08-09 | Matsushita Electric Ind Co Ltd | デ−タ端末装置 |
| JPS6281850A (ja) * | 1985-10-04 | 1987-04-15 | Ando Electric Co Ltd | 受信デ−タの最小ビツト検出方法 |
| JPH01132249A (ja) * | 1987-11-18 | 1989-05-24 | Nec Corp | 調歩同期方式のモード自動設定方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704290B1 (en) | 1999-03-31 | 2004-03-09 | Nec Corporation | Transmission device and transmission method |
| JP2008017111A (ja) * | 2006-07-05 | 2008-01-24 | Mitsubishi Electric Corp | ビット速度判定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1065417A (en) | Sampled signal detector | |
| KR940002717A (ko) | 직렬 인터페이스 모듈 및 방법 | |
| US7340023B1 (en) | Auto baud system and method and single pin communication interface | |
| JP2000188602A (ja) | 通信装置及び方法 | |
| GB1445163A (en) | Variable-rate data-signal receiver | |
| US3247491A (en) | Synchronizing pulse generator | |
| JPH0211049A (ja) | シリアル・データ伝送速度検出回路 | |
| AU2002232754B9 (en) | Monopolar, synchronized communication system | |
| AU2002232754A1 (en) | Monopolar, synchronized communication system | |
| JP2702773B2 (ja) | データモニタ装置 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JPH04360334A (ja) | 調歩同期受信回路 | |
| JPS59112745A (ja) | 非同期２値信号伝送方式 | |
| JPH04336724A (ja) | シリアル受信装置 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JP2863068B2 (ja) | データ伝送方法 | |
| SU1628215A1 (ru) | Приемопередающее устройство данных | |
| JPH06205022A (ja) | 信号伝送方式 | |
| JPH03108833A (ja) | データ通信装置 | |
| JPS6390251A (ja) | 交番信号監視回路 | |
| JPS62109444A (ja) | 同期パタ−ンの検出方式 | |
| JPH05225128A (ja) | シリアル転送回路 | |
| JPH11177543A (ja) | シリアル通信装置及びシリアル通信方法 |