JPH03108833A - データ通信装置 - Google Patents
データ通信装置Info
- Publication number
- JPH03108833A JPH03108833A JP1246968A JP24696889A JPH03108833A JP H03108833 A JPH03108833 A JP H03108833A JP 1246968 A JP1246968 A JP 1246968A JP 24696889 A JP24696889 A JP 24696889A JP H03108833 A JPH03108833 A JP H03108833A
- Authority
- JP
- Japan
- Prior art keywords
- low level
- clock
- data
- circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 40
- 238000005070 sampling Methods 0.000 abstract description 28
- 230000010355 oscillation Effects 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ通信装置に関し、特にデータ伝送速度の
自動設定において受信データにより対向装置の伝送速度
を検出し調歩同期、伝送速度同期方式を行うデータ通信
装置に関する。
自動設定において受信データにより対向装置の伝送速度
を検出し調歩同期、伝送速度同期方式を行うデータ通信
装置に関する。
従来のデータ通信装置の調歩同期、伝送速度同調方式は
、データ転送を行なう対向データ通信装置間において、
実際のデータ通信に先たち、伝送速度同調側が特定デー
タを送出し、それに対して対向装置は、該特定データを
受信した場合に、応答用特定データを送出する取り決め
を事前に行なっている。伝送速度同期側は複数種類の伝
送速度を順次用いて該特定データを送出し、応答用特定
データが返信されて来た時の伝送速度をデータ通信用の
伝送速度として採用していた。
、データ転送を行なう対向データ通信装置間において、
実際のデータ通信に先たち、伝送速度同調側が特定デー
タを送出し、それに対して対向装置は、該特定データを
受信した場合に、応答用特定データを送出する取り決め
を事前に行なっている。伝送速度同期側は複数種類の伝
送速度を順次用いて該特定データを送出し、応答用特定
データが返信されて来た時の伝送速度をデータ通信用の
伝送速度として採用していた。
上述した従来のデータ通信装置は、データ転送を行なう
対向データ通信装置間において、実際のデータ通信に先
たち複数種類の伝送速度を順次用いて、事前定義の手順
を実行し、正常に手順が終了した時の伝送速度をデータ
通信用の伝送速度として採用する方式となっているなめ
に対向装置側において、伝送速度同調用特定データに対
して、応答用特定データを返信する機能を有していなけ
ればならず汎用的に全ての対向装置に対して伝送速度の
同調ができないという欠点がある。
対向データ通信装置間において、実際のデータ通信に先
たち複数種類の伝送速度を順次用いて、事前定義の手順
を実行し、正常に手順が終了した時の伝送速度をデータ
通信用の伝送速度として採用する方式となっているなめ
に対向装置側において、伝送速度同調用特定データに対
して、応答用特定データを返信する機能を有していなけ
ればならず汎用的に全ての対向装置に対して伝送速度の
同調ができないという欠点がある。
本発明のデータ通信装置は、予め決められた複数種類の
伝送速度で調歩同期式データ転送を行なうデータ通信装
置において、クロック発振器から−のクロックでサンプ
リングした受信シリアルデータのローレベルの持続時間
を測定する手段と、前記測定時間値を一時保持する手段
と、予め設定した基準時間値を保持する手段と、前記測
定時間値が前記基準時間値より小さいときは前記基準時
間値に対応する伝送速度で通信を行う手段とを有してい
る。
伝送速度で調歩同期式データ転送を行なうデータ通信装
置において、クロック発振器から−のクロックでサンプ
リングした受信シリアルデータのローレベルの持続時間
を測定する手段と、前記測定時間値を一時保持する手段
と、予め設定した基準時間値を保持する手段と、前記測
定時間値が前記基準時間値より小さいときは前記基準時
間値に対応する伝送速度で通信を行う手段とを有してい
る。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
データ転送制御回路１は、送信用並列データを書き込む
と、並列データを直列に変換し直列データの先頭にスタ
ートビットと最後にストップビットとを付加して伝送路
に送出する。逆に伝送路からスタートビットとストップ
ビットによってフォーマットされた直列データを受信す
ると並列データに変換し、受信並列データとして読み出
しを可能とする。シリアルデータローレベルのサンプリ
ング回路２は受信シリアルデータにローレベルが到来す
るのを監視し、ローレベルを受信するとクロック発振回
路５から出力されるクロックによりサンプリングを行な
い、そのローレベルの時間を測定するとともに次にロー
レベルを受信するまでその測定結果を保持しローレベル
の時間をサンプリング時間保持回路３とサンプリング時
間比較回路４に供給する。サンプリング時間比較回路４
は、サンプリング回路２によって測定された最新のサン
プリング時間とサンプリング時間保持回路３に保持され
ている基準のサンプリング時間とを比較して最新のサン
プリング時間の方が短い場合にはサンプリング時間保持
回路３に保持しているサンプリング時間をシリアルデー
タローレベルのサンプリング回路２が保持している最新
のサンプリング時間に更新する。
と、並列データを直列に変換し直列データの先頭にスタ
ートビットと最後にストップビットとを付加して伝送路
に送出する。逆に伝送路からスタートビットとストップ
ビットによってフォーマットされた直列データを受信す
ると並列データに変換し、受信並列データとして読み出
しを可能とする。シリアルデータローレベルのサンプリ
ング回路２は受信シリアルデータにローレベルが到来す
るのを監視し、ローレベルを受信するとクロック発振回
路５から出力されるクロックによりサンプリングを行な
い、そのローレベルの時間を測定するとともに次にロー
レベルを受信するまでその測定結果を保持しローレベル
の時間をサンプリング時間保持回路３とサンプリング時
間比較回路４に供給する。サンプリング時間比較回路４
は、サンプリング回路２によって測定された最新のサン
プリング時間とサンプリング時間保持回路３に保持され
ている基準のサンプリング時間とを比較して最新のサン
プリング時間の方が短い場合にはサンプリング時間保持
回路３に保持しているサンプリング時間をシリアルデー
タローレベルのサンプリング回路２が保持している最新
のサンプリング時間に更新する。
サンプリング時間保持回路３に保持している基準サンプ
リング時間の方が短い場合はサンプリング時間の更新は
行なわれない。伝送りロック分周回路６はクロック発振
回路５から供給されるクロックを分周し、予め限定され
た伝送速度に対応する複数の伝送りロックを発生する。
リング時間の方が短い場合はサンプリング時間の更新は
行なわれない。伝送りロック分周回路６はクロック発振
回路５から供給されるクロックを分周し、予め限定され
た伝送速度に対応する複数の伝送りロックを発生する。
これら複数の伝送りロックは伝送りロック選択回路７に
供給される。伝送りロック選択回路７は、サンプリング
時間保持回路３が保持しているサンプリング時間に従っ
て１つの伝送りロックを選択し、選択された伝送りロッ
クはデータ転送制御回路１へ供給され、データ転送用の
クロックとして使用される。
供給される。伝送りロック選択回路７は、サンプリング
時間保持回路３が保持しているサンプリング時間に従っ
て１つの伝送りロックを選択し、選択された伝送りロッ
クはデータ転送制御回路１へ供給され、データ転送用の
クロックとして使用される。
以上説明したように本発明は、予め決められた複数種類
の伝送速度で調歩同期式データ転送を行なうデータ通信
装置において、受信シリアルデータの１ビット幅を測定
することにより伝送速度を検出し、その結果に従って自
装置の伝送速度を自動設定する手段を有することにより
、汎用的な対向装置が採用する伝送速度に同調できると
いう効果がある。
の伝送速度で調歩同期式データ転送を行なうデータ通信
装置において、受信シリアルデータの１ビット幅を測定
することにより伝送速度を検出し、その結果に従って自
装置の伝送速度を自動設定する手段を有することにより
、汎用的な対向装置が採用する伝送速度に同調できると
いう効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・データ転送制御回路、２・・・サンプリング回
路、３・・・サンプリング時間保持回路、４・・・サン
プリング時間比較回路、５・・・クロック発振回路、６
・・・−伝送りロック分周回路、７・・・伝送りロック
選択回路。
路、３・・・サンプリング時間保持回路、４・・・サン
プリング時間比較回路、５・・・クロック発振回路、６
・・・−伝送りロック分周回路、７・・・伝送りロック
選択回路。
Claims (1)
- 予め決められた複数種類の伝送速度で調歩同期式データ
転送を行なうデータ通信装置において、クロック発振器
からのクロックでサンプリングした受信シリアルデータ
のローレベルの持続時間を測定する手段と、前記測定時
間値を一時保持する手段と、予め設定した基準時間値を
保持する手段と、前記測定時間値が前記基準時間値より
小さいときは前記基準時間値に対応する伝送速度で通信
を行う手段とを有することを特徴とするデータ通信装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246968A JPH03108833A (ja) | 1989-09-21 | 1989-09-21 | データ通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1246968A JPH03108833A (ja) | 1989-09-21 | 1989-09-21 | データ通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108833A true JPH03108833A (ja) | 1991-05-09 |
Family
ID=17156404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1246968A Pending JPH03108833A (ja) | 1989-09-21 | 1989-09-21 | データ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447165B1 (ko) * | 2001-06-26 | 2004-09-04 | 엘지전자 주식회사 | 수신신호검출을 통한 기기의 통신속도 검출방법 |
-
1989
- 1989-09-21 JP JP1246968A patent/JPH03108833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447165B1 (ko) * | 2001-06-26 | 2004-09-04 | 엘지전자 주식회사 | 수신신호검출을 통한 기기의 통신속도 검출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4208724A (en) | System and method for clocking data between a remote unit and a local unit | |
| US3562710A (en) | Bit error detector for digital communication system | |
| CA1065417A (en) | Sampled signal detector | |
| US6008746A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| US4100531A (en) | Bit error rate measurement above and below bit rate tracking threshold | |
| US4611336A (en) | Frame synchronization for distributed framing pattern in electronic communication systems | |
| EP0081750A1 (en) | Self-clocking serial decoder | |
| US6097754A (en) | Method of automatically detecting the baud rate of an input signal and an apparatus using the method | |
| EP0178622A2 (en) | Timing recovery circuit for Manchester coded data | |
| EP1556987B1 (en) | Data processing apparatus that identifies a communication clock frequency | |
| EP0131233B1 (en) | High-speed programmable timing generator | |
| US4101732A (en) | Start and stop system | |
| US20010053188A1 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| US4914618A (en) | Asynchronous serial communications apparatus with variable length stop bit generation capability | |
| US4234953A (en) | Error density detector | |
| US4771442A (en) | Electrical apparatus | |
| US4745621A (en) | Method of and apparatus for detecting minimum bit number of received data | |
| JPH03108833A (ja) | データ通信装置 | |
| US5568529A (en) | Signal disconnection monitor apparatus and signal period detection apparatus therefor | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| US20040062331A1 (en) | Self-tuning baud rate generator for UART applications | |
| US4975594A (en) | Frequency detector circuit | |
| US20050169414A1 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US4649386A (en) | Data acquisition |