JPS62109444A - 同期パタ−ンの検出方式 - Google Patents
同期パタ−ンの検出方式Info
- Publication number
- JPS62109444A JPS62109444A JP60249849A JP24984985A JPS62109444A JP S62109444 A JPS62109444 A JP S62109444A JP 60249849 A JP60249849 A JP 60249849A JP 24984985 A JP24984985 A JP 24984985A JP S62109444 A JPS62109444 A JP S62109444A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- signal
- synchronization pattern
- synchronizing pattern
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し概要]
フレーム同期のための同期パターンを早期・確実に検出
するため、同期パターンを2分割し、それらを個別に検
出した後、両者検出が同時に完成できたパターンを正規
の同期パターンとする検出方式である。
するため、同期パターンを2分割し、それらを個別に検
出した後、両者検出が同時に完成できたパターンを正規
の同期パターンとする検出方式である。
し産業上の利用分野〕
本発明はフレーム同期のための同期パターンを特殊なも
のとし、早期・確実に同門パターンを検出する方式に関
する。
のとし、早期・確実に同門パターンを検出する方式に関
する。
[従来の技術]
情報伝送のとき、相次ぐデータを伝送しているフレーム
を区別するため、同期パターンとデータを組合せたフレ
ームとして伝送する。伝送路中において雑音の加わるこ
となどのため、受信側において受信信号から同期パター
ンのみを早期・確実に・検出することが必要である。こ
のとき誤検出を防止し、また疑偵同期となることを防止
し検出を容易とするため、同期パターン自体に種々の考
案がなされている。その例は同期パターン自体を長大ビ
ット使用のものとしたり、相次ぐフレーノ、毎に同期パ
ターンの極性を反転させることである。
を区別するため、同期パターンとデータを組合せたフレ
ームとして伝送する。伝送路中において雑音の加わるこ
となどのため、受信側において受信信号から同期パター
ンのみを早期・確実に・検出することが必要である。こ
のとき誤検出を防止し、また疑偵同期となることを防止
し検出を容易とするため、同期パターン自体に種々の考
案がなされている。その例は同期パターン自体を長大ビ
ット使用のものとしたり、相次ぐフレーノ、毎に同期パ
ターンの極性を反転させることである。
[発明が解決しようとする問題点]
同期検出の誤動作を防ぐため考案した前述のような同期
パターンを使用すると、受信側において同期パターン検
出回路の規模が極めて大きくなり、制御が複雑となる欠
点があった。
パターンを使用すると、受信側において同期パターン検
出回路の規模が極めて大きくなり、制御が複雑となる欠
点があった。
即ち連続受信しているビット列のデータについて一旦パ
ソフプに取り込んでから、同期パターン検出ができたか
、否かを調べるため、長大ビット使用のものではバッフ
ァメモリを大容量のものとする必要がある。
ソフプに取り込んでから、同期パターン検出ができたか
、否かを調べるため、長大ビット使用のものではバッフ
ァメモリを大容量のものとする必要がある。
本発明の目的は前述の欠点を改善し、簡易な構成で、早
期・確実に同期パターンを検出する方式を堤供すること
にある。
期・確実に同期パターンを検出する方式を堤供すること
にある。
[問題点を解決するための手段]
第1図Aは本発明の構成を示すブロック図、特に受信側
の構成を示す図であり、第1図Bは本発明のデータ列、
特に送信側が送出したデータ列を示す図である。第1図
Aは第1図Bに示すデータ列を受信し、その同期パター
ンをデータと区別して検出する。
の構成を示す図であり、第1図Bは本発明のデータ列、
特に送信側が送出したデータ列を示す図である。第1図
Aは第1図Bに示すデータ列を受信し、その同期パター
ンをデータと区別して検出する。
第1図へにおいて、1は入力信号端子、2は規則性繰返
し信号検出部、3はランチ部、4は固定同期パターン検
出部、5は同期パターンの検出信号端子を示す。
し信号検出部、3はランチ部、4は固定同期パターン検
出部、5は同期パターンの検出信号端子を示す。
第1図Bにおいて、10は入力信号、11は同期パター
ン、20.21は少なくとも規則性のある繰返し信号パ
ターンで、同期パターン11を2分割した他方のもの、
40は比較的短い固定同期パターンで、同期パターン1
1を2分割した一方のもの、50は同期パターン以外の
データ信号を示す。
ン、20.21は少なくとも規則性のある繰返し信号パ
ターンで、同期パターン11を2分割した他方のもの、
40は比較的短い固定同期パターンで、同期パターン1
1を2分割した一方のもの、50は同期パターン以外の
データ信号を示す。
[作用]
第1図Bに示すデータ列が、第1図Aの端子1に入力し
たとき、規則性繰返し信号検出部2において規則性繰返
し信号の到来を検出する。検出回数はラッチ部3におい
て計数し、所定値となったときその旨をイネーブル信号
として固定同期パターン検出回路4に通知する。同回路
4はその信号直後のデータ列が固定同期パターンである
か否か検出し、それが固定同期パターンであったとき、
両パターンが同時に検出できたから、正規の「同期パタ
ーン」を検出したとして、検出信号端子5に出力(g号
を得る。入力信号端子1の信号について、前記固定同期
パターン40以後ばデータ51であることが判る。端子
5に出力信号を得たとき、ラッチ部3にリセット信号を
送り返し、次のパターン検出を行う。
たとき、規則性繰返し信号検出部2において規則性繰返
し信号の到来を検出する。検出回数はラッチ部3におい
て計数し、所定値となったときその旨をイネーブル信号
として固定同期パターン検出回路4に通知する。同回路
4はその信号直後のデータ列が固定同期パターンである
か否か検出し、それが固定同期パターンであったとき、
両パターンが同時に検出できたから、正規の「同期パタ
ーン」を検出したとして、検出信号端子5に出力(g号
を得る。入力信号端子1の信号について、前記固定同期
パターン40以後ばデータ51であることが判る。端子
5に出力信号を得たとき、ラッチ部3にリセット信号を
送り返し、次のパターン検出を行う。
[実施例]
第2図は本発明の実施例として、第1図Bの規則性繰返
し信号パターンが“1010−”のように規則性信号“
10″を所定回数繰返すものとした場合、第1図Aの信
号検出部2の構成例を示す図である。
し信号パターンが“1010−”のように規則性信号“
10″を所定回数繰返すものとした場合、第1図Aの信
号検出部2の構成例を示す図である。
第2図において、61は遅延回路で“10”パターンの
1ヒy t・相当時間の遅延を与えるもの、62は排他
的論理和回路EXORを示す。第2図において、人力信
号端子1に印加されたデータ列のピントが遅延回路61
においてlビット分遅延される。
1ヒy t・相当時間の遅延を与えるもの、62は排他
的論理和回路EXORを示す。第2図において、人力信
号端子1に印加されたデータ列のピントが遅延回路61
においてlビット分遅延される。
次にEXOR回路62において1ビツト前のピントと現
ビットとの論理演算を行うと、全ビットにおいて異なる
ため1”が出力される。図示しないラッチ回路において
所定回数の信号出力を計数するとき、規則性繰返し信号
パターンの検出ができたこととなる。
ビットとの論理演算を行うと、全ビットにおいて異なる
ため1”が出力される。図示しないラッチ回路において
所定回数の信号出力を計数するとき、規則性繰返し信号
パターンの検出ができたこととなる。
以上の説明においては、規則性繰返し信号パターンは、
固定同期パターンより前置される場合のことであったが
、その順序は逆であっても同様に処理することができる
。また両パターンの間に空きビットを設けることもある
が、動作は殆ど同じである。
固定同期パターンより前置される場合のことであったが
、その順序は逆であっても同様に処理することができる
。また両パターンの間に空きビットを設けることもある
が、動作は殆ど同じである。
[発明の効果]
このようにして本発明によると、同期パターン検出のた
め大量のバッファメモリを準備する必要がないなど、簡
易な構成で同期パターンの検出ができる。また規則性繰
返し信号パターンを前置したときは、特に検出信号を「
イネーブル」として固定同期パターン検出回路を動作状
態とするから、誤動作がなくなり、同期パターン検出が
きわめて確実にできる。
め大量のバッファメモリを準備する必要がないなど、簡
易な構成で同期パターンの検出ができる。また規則性繰
返し信号パターンを前置したときは、特に検出信号を「
イネーブル」として固定同期パターン検出回路を動作状
態とするから、誤動作がなくなり、同期パターン検出が
きわめて確実にできる。
第1図Aは本発明の構成を示すブロック図、第1図Bは
データ列を示す。 第2図は第1図Aにおける規則性繰返し信号バタ−ンの
検出部の構成例を示す図である。 1−・入力信号端子 2−規則性繰返し信号検出部 3・−・ランチ部 4−固定同期パターン検出部 5−・−同期パターンの検出信号端子 1〇−人力信号データ列 11−同期パターン 20.21・−規則性繰返し信号パターン4〇−固定同
期パターン 50−データ
データ列を示す。 第2図は第1図Aにおける規則性繰返し信号バタ−ンの
検出部の構成例を示す図である。 1−・入力信号端子 2−規則性繰返し信号検出部 3・−・ランチ部 4−固定同期パターン検出部 5−・−同期パターンの検出信号端子 1〇−人力信号データ列 11−同期パターン 20.21・−規則性繰返し信号パターン4〇−固定同
期パターン 50−データ
Claims (1)
- 【特許請求の範囲】 比較的長い同期パターンを使用し情報を伝送するシステ
ムで該同期パターン(11)を受信したことを検出する
方式において、 該同期パターン(11)を2分割し、その一方は比較的
短い固定同期パターン(40)とし、他方は少なくとも
規則性のある繰り返し信号パターン(20)とし、両者
の時間的順序は任意にして伝送され、受信側では前記2
分割された同期パターン(11)を個別に検出し、両者
の検出が同時に完成できたパターンを正規の同期パター
ンと判定することを特徴とする同期パターンの検出方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249849A JPS62109444A (ja) | 1985-11-07 | 1985-11-07 | 同期パタ−ンの検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60249849A JPS62109444A (ja) | 1985-11-07 | 1985-11-07 | 同期パタ−ンの検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62109444A true JPS62109444A (ja) | 1987-05-20 |
Family
ID=17199094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60249849A Pending JPS62109444A (ja) | 1985-11-07 | 1985-11-07 | 同期パタ−ンの検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62109444A (ja) |
-
1985
- 1985-11-07 JP JP60249849A patent/JPS62109444A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04222130A (ja) | 干渉検出回路 | |
JPS62109444A (ja) | 同期パタ−ンの検出方式 | |
GB1589449A (en) | Methods and apparatus for enhancing resolution in pulse analysis | |
JP2730463B2 (ja) | 無線選択呼出受信機 | |
JP2762855B2 (ja) | フレーム同期保護回路 | |
JPS60127850A (ja) | デイジタルデ−タの検出方式 | |
JPH0211049A (ja) | シリアル・データ伝送速度検出回路 | |
JPH0282828A (ja) | フレーム同期検出回路 | |
JPS63169141A (ja) | 伝送誤り検出回路 | |
JPS63219226A (ja) | デコ−ド回路 | |
JPS63278436A (ja) | マルチフレ−ム同期方式 | |
JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
GB2103053A (en) | Improvements relating to transmission of data in blocks | |
JPS6276835A (ja) | 伝送制御方式 | |
JPH01129676A (ja) | 高品位テレビジョン信号の判別回路 | |
JPH0482345A (ja) | 複数親局の検出方法 | |
JPH0425240A (ja) | バースト信号監視回路 | |
JPS6139746A (ja) | デ−タ伝送方式 | |
JPH04239832A (ja) | フレーム同期回路 | |
JPS6021649A (ja) | フレ−ム同期回路 | |
JPH0561819B2 (ja) | ||
JPH01233855A (ja) | 複数同報応答方式 | |
JPH01229537A (ja) | フレーム同期方式 | |
JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
JPS62179245A (ja) | 信号受信装置 |