JPS62109444A - 同期パタ−ンの検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し概要］ フレーム同期のための同期パターンを早期・確実に検出
するため、同期パターンを２分割し、それらを個別に検
出した後、両者検出が同時に完成できたパターンを正規
の同期パターンとする検出方式である。

し産業上の利用分野〕 本発明はフレーム同期のための同期パターンを特殊なも
のとし、早期・確実に同門パターンを検出する方式に関
する。

［従来の技術］ 情報伝送のとき、相次ぐデータを伝送しているフレーム
を区別するため、同期パターンとデータを組合せたフレ
ームとして伝送する。伝送路中において雑音の加わるこ
となどのため、受信側において受信信号から同期パター
ンのみを早期・確実に・検出することが必要である。こ
のとき誤検出を防止し、また疑偵同期となることを防止
し検出を容易とするため、同期パターン自体に種々の考
案がなされている。その例は同期パターン自体を長大ビ
ット使用のものとしたり、相次ぐフレーノ、毎に同期パ
ターンの極性を反転させることである。

［発明が解決しようとする問題点］ 同期検出の誤動作を防ぐため考案した前述のような同期
パターンを使用すると、受信側において同期パターン検
出回路の規模が極めて大きくなり、制御が複雑となる欠
点があった。

即ち連続受信しているビット列のデータについて一旦パ
ソフプに取り込んでから、同期パターン検出ができたか
、否かを調べるため、長大ビット使用のものではバッフ
ァメモリを大容量のものとする必要がある。

本発明の目的は前述の欠点を改善し、簡易な構成で、早
期・確実に同期パターンを検出する方式を堤供すること
にある。

［問題点を解決するための手段］ 第１図Ａは本発明の構成を示すブロック図、特に受信側
の構成を示す図であり、第１図Ｂは本発明のデータ列、
特に送信側が送出したデータ列を示す図である。第１図
Ａは第１図Ｂに示すデータ列を受信し、その同期パター
ンをデータと区別して検出する。

第１図へにおいて、１は入力信号端子、２は規則性繰返
し信号検出部、３はランチ部、４は固定同期パターン検
出部、５は同期パターンの検出信号端子を示す。

第１図Ｂにおいて、１０は入力信号、１１は同期パター
ン、２０．２１は少なくとも規則性のある繰返し信号パ
ターンで、同期パターン１１を２分割した他方のもの、
４０は比較的短い固定同期パターンで、同期パターン１
１を２分割した一方のもの、５０は同期パターン以外の
データ信号を示す。

［作用］ 第１図Ｂに示すデータ列が、第１図Ａの端子１に入力し
たとき、規則性繰返し信号検出部２において規則性繰返
し信号の到来を検出する。検出回数はラッチ部３におい
て計数し、所定値となったときその旨をイネーブル信号
として固定同期パターン検出回路４に通知する。同回路
４はその信号直後のデータ列が固定同期パターンである
か否か検出し、それが固定同期パターンであったとき、
両パターンが同時に検出できたから、正規の「同期パタ
ーン」を検出したとして、検出信号端子５に出力（ｇ号
を得る。入力信号端子１の信号について、前記固定同期
パターン４０以後ばデータ５１であることが判る。端子
５に出力信号を得たとき、ラッチ部３にリセット信号を
送り返し、次のパターン検出を行う。

［実施例］ 第２図は本発明の実施例として、第１図Ｂの規則性繰返
し信号パターンが“１０１０−”のように規則性信号“
１０″を所定回数繰返すものとした場合、第１図Ａの信
号検出部２の構成例を示す図である。

第２図において、６１は遅延回路で“１０”パターンの
１ヒｙ　ｔ・相当時間の遅延を与えるもの、６２は排他
的論理和回路ＥＸＯＲを示す。第２図において、人力信
号端子１に印加されたデータ列のピントが遅延回路６１
においてｌビット分遅延される。

次にＥＸＯＲ回路６２において１ビツト前のピントと現
ビットとの論理演算を行うと、全ビットにおいて異なる
ため１”が出力される。図示しないラッチ回路において
所定回数の信号出力を計数するとき、規則性繰返し信号
パターンの検出ができたこととなる。

以上の説明においては、規則性繰返し信号パターンは、
固定同期パターンより前置される場合のことであったが
、その順序は逆であっても同様に処理することができる
。また両パターンの間に空きビットを設けることもある
が、動作は殆ど同じである。

［発明の効果］ このようにして本発明によると、同期パターン検出のた
め大量のバッファメモリを準備する必要がないなど、簡
易な構成で同期パターンの検出ができる。また規則性繰
返し信号パターンを前置したときは、特に検出信号を「
イネーブル」として固定同期パターン検出回路を動作状
態とするから、誤動作がなくなり、同期パターン検出が
きわめて確実にできる。

【図面の簡単な説明】

第１図Ａは本発明の構成を示すブロック図、第１図Ｂは
データ列を示す。 第２図は第１図Ａにおける規則性繰返し信号バタ−ンの
検出部の構成例を示す図である。 １−・入力信号端子 ２−規則性繰返し信号検出部 ３・−・ランチ部 ４−固定同期パターン検出部 ５−・−同期パターンの検出信号端子 １〇−人力信号データ列 １１−同期パターン ２０．２１・−規則性繰返し信号パターン４〇−固定同
期パターン ５０−データ

Claims (1)

1. 【特許請求の範囲】 比較的長い同期パターンを使用し情報を伝送するシステ
   ムで該同期パターン（１１）を受信したことを検出する
   方式において、 該同期パターン（１１）を２分割し、その一方は比較的
   短い固定同期パターン（４０）とし、他方は少なくとも
   規則性のある繰り返し信号パターン（２０）とし、両者
   の時間的順序は任意にして伝送され、受信側では前記２
   分割された同期パターン（１１）を個別に検出し、両者
   の検出が同時に完成できたパターンを正規の同期パター
   ンと判定することを特徴とする同期パターンの検出方式
   。