JPH0211045A - デジタル通信システム - Google Patents

デジタル通信システム

Info

Publication number
JPH0211045A
JPH0211045A JP63159467A JP15946788A JPH0211045A JP H0211045 A JPH0211045 A JP H0211045A JP 63159467 A JP63159467 A JP 63159467A JP 15946788 A JP15946788 A JP 15946788A JP H0211045 A JPH0211045 A JP H0211045A
Authority
JP
Japan
Prior art keywords
signal component
data
clock signal
data signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63159467A
Other languages
English (en)
Inventor
Keisuke Noda
敬介 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP63159467A priority Critical patent/JPH0211045A/ja
Publication of JPH0211045A publication Critical patent/JPH0211045A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、クロック信号線を有しないポイント・ツー・
ポイント方式でデータ通信を行なうデジタル通信システ
ムに関する。
[従来の技術] 従来、この種のデジタル通信システムでは予め送信側及
び受信側の通信速度を合わせなければ受信側では確実な
データ受信ができなかった。
[発明が解決しようとする課題] このため従来では事前に送信側と受信側の通信速度を合
わせる作業が必要となり面倒であった。
そこで本発明は、送信側と受信側の通信速度が異なって
も受信側でのデータ受信が可能となり、従って通信速度
を合わせる作業が不要となるデジタル通信システムを提
供しようとするものである。
[課題を解決するための手段] 本発明は、ポイント・ツー・ポイント方式でデータ通信
を行なうデジタル通信システムにおいて、送信側は、デ
ータ信号成分とクロック信号成分を合成しその各信号成
分が交互に発生する送信信号を作り、通信回線に出力す
る出力手段を設け、受信側は、送信側からの送信信号を
受信してクロッり信号成分とデータ信号成分を分離する
分離手段と、この分離手段にて分離されたデータ信号成
分を遅延する遅延手段を設け、分離手段にて分離された
クロック信号成分の立上がりに同期して遅延手段からの
データ信号成分を読取ることによってデータ受信を行な
うものである。
[作用コ このような構成の本発明においては、送信側からはデー
タ信号成分とクロック信号成分が交互に発生する送信信
号が送信され、受信側ではその送信信号を受信してクロ
ック信号成分とデータ信号成分を分離し、さらに分離し
たデータ信号成分を遅延する。そして分離したクロック
信号成分の立上がりに同期して遅延されたデータ信号成
分を読取りデータを受信する。このように受信した信号
のクロック信号成分の立上がりによって受信した信号の
データ信号成分からデータを読取るようにしているので
送信側と受信側の通信速度が異なっていても問題はない
[実施例] 以下、本発明の実施例を図面を参照して説明する。
第1図において1,2は通信端末装置の直列伝送装置で
ある。
一方の直列伝送装置1のTxD端子からはデータ信号成
分が出力されインバータ2を介して2人力アンドゲート
回路3の一方の入力端子に入力されるとともに2人力ア
ンドゲート回路4の一方の入力端子に入力されるように
なっている。前記各アンドゲート回路3,4の他方の入
力端子にはクロック信号成分子、が入力されている。ま
たこのクロック信号成分子1は前記直列伝送装置1のT
x C端子にも供給されている。
前記各アンドゲート回路3,4の出力はそれぞれオーブ
ンコレクタのドライバー5,6に人力されている。
前記ドライバー5の出力端子は抵抗7を介して12V端
子に接続され、また前記ドライバー6の出力端子は抵抗
8及び前記抵抗7を直列に介して12V端子に接続され
ている。なお、前記抵抗7.8は同一の抵抗値に設定さ
れている。
前記ドライバー5の出力端子はまた通信回線9に接続さ
れている。
前記通信回線9にはまた他方の直列伝送装置2側に設け
られた1対のレシーバ10.11の入力端子が接続され
ている。前記一方のレシーバ10はデータ信号成分を分
離するもので、そのスレッシュホールドレベルが約3V
に設定されている。
前記他方のレシーバ11はクロック信号成分を分離する
もので、そのスレッシュホールドレベルが約9Vに設定
されている。
前記一方のレシーバ10から出力されるデータ信号成分
を伝送遅延回路12を介して所定時間遅延した後前記他
方の直列伝送装置2のRxD端子に人力している。また
前記他方のレシーバ11から出力されるクロック信号成
分を前記直列伝送装置2のRx C端子に入力している
前記他方の直列伝送装置2においてはRx C端子に人
力されるクロック信号成分の立上がりに同期してRXD
端子に入力されるデータ信号成分を読取るようにしてい
る。
以」二は直列伝送装置1側から直列伝送装置2側への送
信系の構成について述べたが、次に直列伝送装置2側か
ら直列伝送装置1側への送信系の構成について述べる。
他方の直列伝送装置2のTXD端子からはデータ信号成
分が出力されインバータ22を介して2人力アンドゲー
ト回路23の一方の入力端子に入力されるとともに2人
力アンドゲート回路24の一方の入力端子に入力される
ようになっている。
前記各アンドゲート回路23.24の他方の入力端子に
はクロック信号成分子2が入力されている。
またこのクロック信号成分子2は前記直列伝送装置2の
TxC端子にも供給されている。
前記各アンドゲート回路23.24の出力はそれぞれオ
ーブンコレクタのドライバー25.26に人力されてい
る。
前記ドライバー25の出力端子は抵抗27を介して12
V端子に接続され、また前記ドライバー26の出力端子
は抵抗28及び前記抵抗27を直列に介して12V端子
に接続されている。なお、前記抵抗27.28は同一の
抵抗値に設定されている。
前記ドライバー25の出力端子はまた通信回線29に接
続されている。
前記通信回線29にはまた一方の直列伝送装置1側に設
けられた1対のレシーバ30.31の入力端子が接続さ
れている。前記一方のレシーバ30はデータ信号成分を
分離するもので、そのスレッシュホールドレベルが約3
Vに設定されている。前記他方のレシーバ31はクロッ
ク信号成分を分離するもので、そのスレッシュホールド
レベルが約9Vに設定されている。
前記一方のレシーバ30から出力されるデータ信号成分
を伝送遅延回路32を介して所定時間遅延した後前記一
方の直列伝送装置1のRxD端子に人力している。また
前記他方のレシーバ31から出力されるクロック信号成
分を前記直列伝送装置1のRx C端子に人力している
前記一方の直列伝送装置1においてはRxC端子に入力
されるクロック信号成分の立上がりに同期してRXD端
子に入力されるデータ信号成分を読取るようにしている
次に本実施例の作用について第2図及び第3図に基いて
説明する。
先ず送信側の動作について述べると、直列伝送装置1側
において第2図の(a)に示すようなりロック信号成分
子1が発生し、またTxD端子から第2図の(b)に示
すようにデータ信号成分が出力されると、クロック信号
成分子lがローレベルのときにはアンドゲート回路3,
4のゲートが閉じられるのでその出力レベルはローレベ
ルとなる。しかしてドライバー5,6の出力は共にハイ
レベルとなり、通信回線9には約12Vの出力が発生す
る。
またクロック信号成分子1がハイレベルのときにはデー
タ信号成分がハイレベルになるとアンドゲート回路3の
出力がローレベルでアンドゲート回路4の出力がハイレ
ベルとなる。しかしてドライバー5の出力がハイレベル
となり、ドライバー6の出力がローレベルとなる。しか
して12Vが抵抗7.8によって丁度2分割されること
になるので、通信回線9には約6vの出力が発生する。
またデータ信号成分がローレベルになるとアンドゲート
回路3の出力がハイレベルでアンドゲート回路4の出力
がローレベルとなる。しかしてドライバー5の出力がロ
ーレベルとなり、ドライバー6の出力がハイレベルとな
る。しかしてこのときには12Vが抵抗7を介してドラ
イバー5の出力端子との間に印加されるので通信回線9
にはドライバー5のコレクタ電圧である約0.5Vの出
力が発生する。
以上のように2つのアンドゲート回路3,4と2つのド
ライバー5,6によってクロック信号成分子1とデータ
信号成分が合成され通信回線9には第2図の(C)に示
す送信信号TXDLが出力されることになる。すなわち
この送信信号は(1)、(0)のデータ、(C)のクロ
ック、(D)のデータが合成されたものとなっている。
次に受信側の動作について述べると、例えば直列伝送装
置1から第3図の(a)に示すrO,1゜0.0,1.
・・・」のデータ信号成分子xDAが送出され、通信回
線9を介して第3図の(b)に示す送信信号TX DA
Lが入力されると、レシーバ11は受信した送信信号を
約9Vのスレッシュホールドレベルで比較する。そして
スレッシュホルドレベル以上ではハイレベル信号を出力
しスレッシュホールドレベル以下ではローレベル信号を
出力する。
しかしてレシーバ11から出力される信号は第3図の(
c)に示すように丁度クロック信号成分子1を分離した
信号RxCBとなる。
またレシーバ10は受信した送信信号を約3Vのスレッ
シュホールドレベルで比較する。そしてスレッシュホー
ルドレベル以上ではハイレベル信号を出力しスレッシュ
ホールドレベル以下ではローレベル信号を出力する。
しかしてレシーバ10から出力される信号は第3図の(
d)に示すようなデータ信号成分に近似した信号RxD
B’ となる。そしてこの信号RXDB’ は遅延回路
12によって時間tだけ遅延され直列伝送装置2のRx
D端子には第3図の(e)に示す信号RxDBが入力さ
れることになる。
これにより直列伝送装置2はRX C端子に入力される
クロック信号成分の立上がりに同期してRxD端子に入
力される信号RXDBを読取るので読取ったデータはr
O,1,0,0,1,・・・」となり直列伝送装置1か
らの送信データが読取れることになる。
このように直列伝送装置1側からの送信信号をクロック
信号成分子1とデータ信号成分とに分離し、クロック信
号成分子1の立上がりに同期してデータ信号成分を読取
るようにしているで、直列伝送装置2側の通信速度を直
列伝送装置1側の通信速度に合わせなくても直列伝送装
置2側では直列伝送装置1側からのデータを確実に受信
することができる。
以上は直列伝送装置1側から直列伝送装置2側へのデー
タ送信について述べたが、逆に直列伝送装置2側から直
列伝送装置1側へのデータ送信についても同様である。
この場合は直列伝送装置2側においてはアンドゲート回
路23.24及びドライバー25.26によってクロッ
ク信号成分子2とTx D端子からのデータ信号成分が
合成されて通信回線29に送信され、直列伝送装置1側
においてはレシーバ30.31及び遅延回路32によっ
てクロック信号成分C2とデータ信号成分を分離するこ
とになる。
[発明の効果] 以上詳述したように本発明によれば、送信側と受信側の
通信速度が異なっても受信側でのデータ受信が可能とな
り、従って通信速度を合わせる作業が不要となるデジタ
ル通信システムを提供できるものである。
【図面の簡単な説明】
第1図は本発明の実施例を示す回路図、第2図はデータ
送信側の動作を説明するための各部の信号波形図、第3
図はデータ受信側の動作を説明するための各部の信号波
形図である。 1.2・・・直列伝送装置、3,4.23.24・・2
入力アンドゲート回路、5,6,25.26・・・ドラ
イバー 7.8,27.28・・・抵抗、9゜29・・
・通信回線、10,11,30.31・・・レシーバ、
12.32・・・遅延回路。 出願人代理人 弁理士 鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 ポイント・ツー・ポイント方式でデータ通信を行なうデ
    ジタル通信システムにおいて、 送信側は、データ信号成分とクロック信号成分を合成し
    その各信号成分が交互に発生する送信信号を作り、通信
    回線に出力する出力手段を設け、受信側は、送信側から
    の送信信号を受信してクロック信号成分とデータ信号成
    分を分離する分離手段と、この分離手段にて分離された
    データ信号成分を遅延する遅延手段を設け、前記分離手
    段にて分離されたクロック信号成分の立上がりに同期し
    て前記遅延手段からのデータ信号成分を読取ることによ
    ってデータ受信を行なうことを特徴とするデジタル通信
    システム。
JP63159467A 1988-06-29 1988-06-29 デジタル通信システム Pending JPH0211045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159467A JPH0211045A (ja) 1988-06-29 1988-06-29 デジタル通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159467A JPH0211045A (ja) 1988-06-29 1988-06-29 デジタル通信システム

Publications (1)

Publication Number Publication Date
JPH0211045A true JPH0211045A (ja) 1990-01-16

Family

ID=15694406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159467A Pending JPH0211045A (ja) 1988-06-29 1988-06-29 デジタル通信システム

Country Status (1)

Country Link
JP (1) JPH0211045A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306730A (ja) * 2007-06-08 2008-12-18 Advantest Corp 伝送システム、送信装置、受信装置、および伝送方式
JP2009531936A (ja) * 2006-03-23 2009-09-03 アナパス・インコーポレーテッド 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
JP2010072650A (ja) * 2008-09-18 2010-04-02 Samsung Electronics Co Ltd 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009531936A (ja) * 2006-03-23 2009-09-03 アナパス・インコーポレーテッド 直列化されたマルチレベルデータ信号を伝達するためのディスプレイ、タイミング制御部及びデータ駆動部
JP2008306730A (ja) * 2007-06-08 2008-12-18 Advantest Corp 伝送システム、送信装置、受信装置、および伝送方式
JP2010072650A (ja) * 2008-09-18 2010-04-02 Samsung Electronics Co Ltd 表示装置

Similar Documents

Publication Publication Date Title
JP3828652B2 (ja) 差動信号伝送回路
US5325355A (en) Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
JP2002204272A (ja) 信号伝送装置および信号伝送システム
US7154314B2 (en) Communication apparatus including driver means for applying a switched signal to a communication line with a controlled slew rate
WO1994016390A1 (en) Method and apparatus for transmitting nrz data signals across an isolation barrier disposed in an interface between adjacent devices on a bus
JPH08509580A (ja) データバスのための遅延線分離装置
EP0689743A1 (en) Bus transceiver with binary data transmission mode and ternary control transmission mode
US4994690A (en) Split level bus
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
EP0005943A1 (en) Improvements in or relating to digital data transmission
US6604206B2 (en) Reduced GMII with internal timing compensation
JPH0211045A (ja) デジタル通信システム
JP3133499B2 (ja) 多重伝送方式
JPH0779286B2 (ja) 伝送回路
JPS616942A (ja) 光多重通信方式
JP2867649B2 (ja) 電子機器の接続装置
JPH1065744A (ja) バスインターフェース回路
JPH03145351A (ja) スキュー補正回路
JP2559495Y2 (ja) タイミング抽出回路
US6731687B1 (en) Dynamic line balancing scheme for providing inter-packet squelch
JP2850844B2 (ja) 動作周波数切替可能な伝送システム
JP3277038B2 (ja) 光伝送装置
JP3081475B2 (ja) バス駆動回路及びその方法
SU886285A1 (ru) Устройство интегрального приема дискретных сигналов
JPH06152658A (ja) 通信制御装置のインタフェース回路