JP3081475B2 - バス駆動回路及びその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス駆動回路及びその
方法に関する。

【０００２】

【従来の技術】図３、図４を参照しつつ、従来例を説明
する。図３は、従来の中央制御装置とデータ処理装置と
がインタフェースバス（１４）によって接続されるシス
テムのバス構成を示す図である。この図３では、各装置
１０、１１、１２とバス１４とのインターフェースに関
連する部分のみを示している。

【０００３】図４は、その動作説明のためのタイムチャ
ートである。１０は、中央制御装置である。中央制御装
置１０は、データ（ＳＤ１０）をドライバ１０Ａによっ
て、バス信号線１４Ａに送出する。中央制御装置１０
は、レシーバ１０Ｂによって、バス信号線１４Ｂからの
データ（ＲＤ１０）を受信する。

【０００４】１１、１２は、端末であるデータ処理装置
である。この各データ処理装置１１、１２は、各々のレ
シーバ１１Ａ，１２Ａで、データ（ＲＤ１１、ＲＤ１
２）を受信する。データ処理装置１１、１２から、中央
制御装置１０に送信するデータ（ＳＤ１１、ＳＤ１２）
は、バス駆動回路で送信する。このバス駆動回路は、３
ステートドライバ１１Ｂ、１２Ｂを用いた構成である。
そして、このドライバ１１Ｂ、１２Ｂは、イネーブル信
号（ＥＮ１１、ＥＮ１２）が、ロ−レベル（Ｌレベル）
の時、入力信号（ＳＤ１１，ＳＤ１２）をバス信号線
（１４Ｂ）に出力する。

【０００５】そして、このドライバ１１Ｂ、１２Ｂは、
イネーブル信号（ＥＮ１１、ＥＮ１２）が、ハイレベル
（Ｈレベル）の時は、出力をハイ・インピーダンス状態
にする。１３は、タ−ミネ−タであり、抵抗１３Ａと抵
抗１３Ｂからなる。この抵抗１３，１３Ｂは、バス信号
線抵抗１４Ａ，１４Ｂに電源電圧ＶｃＣ（Ｈレベル）を
供給している。

【０００６】しかし、この回路構成では、図４のＥＮ１
１、ＥＮ１２に示すように、データ処理装置１１、１２
から中央制御装置１０へデータ（ＳＤ１１，ＳＤ１２）
を許容するタイミングで生成されたイネーブル信号（Ｅ
Ｎ１１、ＥＮ１２）を必要とする。このようなイネーブ
ル信号の生成は厄介である。このために、特公平４−７
５６９３号公報(H04L12/40)において、このイネーブル
信号の作成・制御を不要にすることが提案されている。

【０００７】この第２の従来例を図５、図６を用いて、
簡単に説明する。図５は、中央制御装置とデータ処理装
置とがインターフェースバスによって接続されるシステ
ムのバス構成を示す要部略示回路図である。図６は、そ
の動作説明のためのタイムチャートである。２０は、中
央制御装置である。中央制御装置２０は、データ（ＳＤ
２０）をドライバ２０Ａによって、バス信号線２４Ａに
送出する。中央制御装置２０は、レシーバ２０Ｂによっ
て、バス信号線２４Ｂからのデータ（ＲＤ２０）を受信
する。

【０００８】２３は、タ−ミネ−タであり、抵抗２３Ａ
と抵抗２３Ｂからなる。この抵抗２３，２３Ｂは、バス
信号線抵抗２４Ａ，２４ＢにＨレベルを供給している。
２１、２２は、端末であるデータ処理装置である。この
各データ処理装置２１、２２は、各々のレシーバ２１
Ａ，２２Ａで、データ（ＲＤ２１、ＲＤ２２）を受信す
る。データ処理装置２１、２２から、中央制御装置２０
に送信するデータ（ＳＤ２１、ＳＤ２２）は、バス駆動
回路で送信する。

【０００９】このバス駆動回路は、３ステートドライバ
２１Ｂ、２２Ｂを用いた構成である。そして、このドラ
イバ２１Ｂ、２２Ｂは、入力端子を接地レベル（Ｌレベ
ル）に固定し、イネーブル端子に、送信データ（ＲＤ２
１、ＲＤ２２）が供給される。従って、このドライバ２
１Ｂ、２２Ｂは、送信データ（ＳＤ２１、ＳＤ２２）の
レベルがＬレベルの時だけ、入力信号であるＬレベルを
バス信号線（２４Ｂ）に伝達させる。また、送信データ
（ＳＤ２１、ＳＤ２２）のレベルが、Ｈレベルの時は、
ハイ・インピーダンス状態となる。このドライバ２１
Ｂ、２２Ｂの出力がハイ・インピーダンス状態になるこ
とで、ターミネータ２３のプルアップ抵抗２３Ｂが、バ
ス２４の信号線２４ＢをＨレベルに引き上げ、中央制御
装置２０のレシーバ２０ＢはＨレベルを検出する。

【００１０】しかし、ハイ・インピーダンスにすること
によって得られるＨレベルへの伝送遅延時間は、その信
号線のプルアップ抵抗値と負荷容量の値（時定数）によ
って決まる。尚、負荷容量は、その信号線の使用状態
（接続される素子による入力容量等）によって異なるた
め、伝送遅延時間も異なる。

【００１１】

【発明が解決しようとする課題】従って、図５の方法で
は、図６の信号線２４Ｂの波形に示されるように、立ち
上がりに遅れが生じる。中央制御装置２０での受信デー
タ（ＲＤ２０）の検出も図６のデータ（ＲＤ２０）の波
形で示されるように遅れる。このため、高速な伝送には
適さない。

【００１２】本発明は、上述の問題点を改善したもの
で、簡潔な回路構成で送信データの信号変化を敏速に伝
達し高速伝送を可能とするバス駆動回路及び方法を提供
するものである。

【００１３】

【課題を解決するための手段】本発明は、バス信号線
（３４Ｂ）に対し３ステート出力し、入力端子に送信デ
ータ（ＳＤ３１，ＳＤ３２）が供給され、イネ−ブル端
子に前記送信データ（ＳＤ３１，ＳＤ３２）またはこの
送信データ（ＳＤ３１，ＳＤ３２）の反転信号がイネ−
ブル信号（ＥＮ３１，ＥＮ３２）として供給される出力
手段（３１Ｂ，３２Ｂ）と、この出力手段（３１Ｂ，３
２Ｂ）のハイ・インピーダンス出力時に、前記バス信号
線（３４Ｂ）をハイレベル又はロ−レベルにするため
に、基準電圧源（Ｖｃｃ）とこのバス信号線（３４Ｂ）
とを結ぶ抵抗（３３Ｂ）とを備えるバス駆動回路の駆動
方法において、前記イネ−ブル信号（ＥＮ３１，ＥＮ３
２）の前記イネ−ブル端子への印加タイミングを、前記
送信データ（ＳＤ３１，ＳＤ３２）の前記入力端子への
印加タイミングに比べて、遅延せしめることを特徴とす
る。

【００１４】又、本発明は、バス駆動回路に於て、出力
バス信号線（３４Ｂ）に対して、３ステート出力するデ
ータ出力手段（３１Ｂ，３２Ｂ）と、この出力手段（３
１Ｂ，３２Ｂ）の出力がハイ・インピーダンス状態にあ
る時に、出力バス信号線（３４Ｂ）をハイレベル又はロ
−レベルにする手段（３３Ｂ）と、前記出力手段（３１
Ｂ，３２Ｂ）に供給される送信データ（ＳＤ３１，ＳＤ
３２）に比べ、この送信データ（ＳＤ３１，ＳＤ３２）
より作成された前記出力手段（３１Ｂ，３２Ｂ）のイネ
−ブル信号を遅く、前記出力手段（３１Ｂ，３２Ｂ）に
供給する遅延手段（３１Ｃ，３２Ｃ）とを備えることを
特徴とする。

【００１５】又、本発明は、インタフェースバスのバス
駆動回路に於て、インタフェースバスに対し、ロ−レベ
ル、ハイレベル、及びハイ・インピーダンスの３つの出
力状態を持ち、入力端子に送信データ（ＳＤ３１，ＳＤ
３２）が供給され、イネ−ブル端子にこの送信データ
（ＳＤ３１，ＳＤ３２）から作成されたイネ−ブル信号
（ＥＮ３１，ＥＮ３２）が供給される３ステート出力手
段（３１Ｂ，３２Ｂ）と、この３ステート出力手段（３
１Ｂ，３２Ｂ）の出力が、ハイ・インピーダンス状態に
ある時、受信側回路（３０Ｂ）でハイレベルを検出させ
るため、バス信号線（３４Ｂ）をハイレベルにする手段
（３３Ｂ）と、前記受信側回路（３０Ｂ）でハイレベル
を検出させるため、前記３ステート出力手段（３１Ｂ，
３２Ｂ）をロ−レベル出力状態からハイ・インピーダン
ス状態に移行させる場合、一旦、ハイレベル出力状態を
経てからハイ・インピーダンス状態に移行させるための
手段（３１Ｃ，３２Ｃ）とを備えることを特徴とする。

【００１６】

【作用】本発明では、イネ−ブル信号（ＥＮ３１，ＥＮ
３２）のイネ−ブル端子への印加タイミングが、送信デ
ータ（ＳＤ３１，ＳＤ３２）の入力端子への印加タイミ
ングに比べて、遅延する。又、本発明では、出力手段
（３１Ｂ，３２Ｂ）に供給される送信データ（ＳＤ３
１，ＳＤ３２）に比べ、この送信データ（ＳＤ３１，Ｓ
Ｄ３２）より作成されたイネ−ブル信号が遅く、前記出
力手段（３１Ｂ，３２Ｂ）に供給される。

【００１７】又、本発明では、受信側回路（３０Ｂ）で
ハイレベルを検出させるため、３ステート出力手段（３
１Ｂ，３２Ｂ）をロ−レベル出力状態からハイ・インピ
ーダンス状態に移行させる場合、一旦、ハイレベル出力
状態を経てからハイ・インピーダンス状態に移行させ
る。

【００１８】

【実施例】図１，図２を参照しつつ、本発明の１実施例
を説明する。図１は、中央制御装置とデータ処理装置と
がインタフェースバス（３４）によって接続されるシス
テムのバス構成を示す図である。図２は、その動作説明
のためのタイムチャートであり、データ処理装置３１，
３２から中央制御装置３０へのデータ送信例を示してい
る。

【００１９】３０は、中央制御装置である。中央制御装
置３０は、データ（ＳＤ３０）をドライバ３０Ａによっ
て、バス信号線３４Ａに送出する。中央制御装置３０
は、レシーバ３０Ｂによって、バス信号線３４Ｂからの
データ（ＲＤ３０）を受信する。３３は、タ−ミネ−タ
であり、抵抗３３Ａと抵抗３３Ｂからなる。この抵抗３
３，３３Ｂは、バス信号線抵抗３４Ａ，３４Ｂに電源電
圧Ｖｃｃ（Ｈレベル）を供給している。つまり、バス３
４の各信号線３４Ａ、３４Ｂは、ターミネータの抵抗３
３Ａ、３３Ｂによってプルアップされている。

【００２０】３１、３２は、端末であるデータ処理装置
である。この各データ処理装置３１、３２は、各々のレ
シーバ３１Ａ，３２Ａで、データ（ＲＤ３１、ＲＤ３
２）を受信する。データ処理装置３１、３２から、中央
制御装置３０に送信するデータ（ＳＤ３１、ＳＤ３２）
は、バス駆動回路で送信する。このバス駆動回路は、３
ステートドライバ３１Ｂ、３２Ｂを用いた構成である。

【００２１】そして、このドライバ３１Ｂ、３２Ｂに
は、送信するデータ（ＳＤ３１、ＳＤ３２）が入力され
る。また、このドライバ３１Ｂ、３２Ｂのイネーブル端
子には、送信データ（ＳＤ３１、ＳＤ３２）が、遅延回
路３１Ｃ，３２Ｃを介して供給される。データ処理装置
３１から中央制御装置３０への送信データＳＤ３１の出
力について、説明する。

【００２２】まず、データ処理装置３１から中央制御装
置３０に送信するデータがない状態について説明する。
送信データがない状態は、データ処理装置３１の送信デ
ータ（ＳＤ３１）は、Ｈレベルである。そのため、３ス
テートドライバ３１Ｂのイネーブル端子にはＨレベルが
加えられ、送信デイセーブル状態となり、このドライバ
３１Ｂの出力はハイ・インピーダンスとなる。

【００２３】出力が、ハイ・インピーダンス状態の時、
バス３４の信号線３４Ｂは、ターミネータ３３のプルア
ップ抵抗３３Ｂによって、Ｈレベルを保持する。従っ
て、中央制御装置３０のレシーバ３０ＢにはＨレベルが
加わり、受信データ（ＲＤ３０）は、Ｈレベルとなる。
次に、データ処理装置３１から中央制御装置３０に対し
データを送信する場合を説明する。

【００２４】送信データ（ＳＤ３１）は、図２の如くレ
ベルが、ＨレベルからＬレベルに変化する。送信データ
（ＳＤ３１）がＬレベルになると、バス駆動回路の３ス
テートドライバ３１Ｂの入力端子にＬレベルが加わる
が、そのイネーブル端子は、前状態（送信データがない
状態）のＨレベルが加わっているため出力状態はハイ・
インピーダンス状態であり、中央制御装置３０のレシー
バ３０ＢはＨレベルを検出する。

【００２５】そして、送信データ（ＳＤ３１）のＬレベ
ルが、遅延回路３１Ｃによって少し遅れてイネーブル端
子に加わると、３ステートドライバ３１Ｂは送信状態と
なり、入力端子に加わるＬレベルをバス３４の信号線３
４Ｂに出力する。従って、中央制御装置３０の受信デー
タ（ＲＤ３０）は、Ｌレベルとなる。次に、送信データ
（ＳＤ３１）がＬレベルからＨレベルに変化すると、３
ステートドライバ３１Ｂの入力端子にＨレベルが加わ
る。イネーブル端子は、前状態（Ｌレベル送出による送
信状態）のＬレベルが加わっているため入力端子に加わ
るＨレベルをバス信号線３４Ｂに出力し、バス信号線３
４ＢをＨレベルへと敏速に変化させる。

【００２６】その後、送信データのＨレベルが遅延回路
３１Ｃによって少し遅れて３ステートドライバ３１Ｂの
イネーブル端子に加わり、出力をハイ・インピーダンス
状態にする。信号線３４Ｂは、ターミネータ３３のプル
アップ抵抗３３ＢによってＨレベルを保持し、中央制御
装置３０の受信データ（ＲＤ３０）にはＨレベルが検出
される。

【００２７】データ処理装置３２から中央制御装置３０
への送信信号ＳＤ３２も図２の如く、同様に、送信され
る。このようにして、送信データＳＤ３１、ＳＤ３２の
信号が中央制御装置３０に送信される。尚、本実施例に
おいては、ドライバ３１Ｂ、３２Ｂは、イネーブル信号
（ＥＮ３１、ＥＮ３２）が、ハイレベルの時は、出力を
ハイ・インピーダンス状態にした。しかし、これは、当
然、設計的事項であり、イネーブル信号がロ−レベルの
時に、出力をハイ・インピーダンス状態とドライバを用
いてもよい。この場合は、送信データを極性反転した信
号を、イネーブル信号とすればよい。

【００２８】また、本願において、ハイレベル・ロ−レ
ベルとは、２極信号の一方のレベルを示すものである。
例えば、ハイレベル・ロ−レベルを反転させても実現可
能である。

【００２９】

【発明の効果】本発明によれば、簡潔な回路構成で、且
つ、送信データの信号変化を敏速に行うことができる。

【図面の簡単な説明】

【図１】本発明の１実施例のインタフェースバス構成を
示すシステムの概略図である。

【図２】この１実施例のタイムチャートを示す図であ
る。

【図３】第１の従来例のインタフェースバス構成を示す
システムの概略図である。

【図４】この第１の従来例のタイムチャートを示す図で
ある。

【図５】第２の従来例のインタフェースバス構成を示す
システムの概略図である。

【図６】この第２の従来例のタイムチャートを示す図で
ある。

【符号の説明】

30・・・・・・・・・中央制御装置、 30A・・・・・・・・中央制御装置のドライバ、 30B・・・・・・・・中央制御装置のレシーバ、 SD30・・・・・・・中央制御装置から各データ処理装置へ送信
する送信信号、 RD30・・・・・・・各データ処理装置から送られてくる受信信
号、 31、32・・・・・・データ処理装置、 31A、32A・・・・データ処理装置のレシーバ、 31B、32B・・・・データ処理装置の３ステートドライバ、 33・・・・・・・・・ターミネータ、 33B・・・・・・・・信号線のプルアップ抵抗、 34B・・・・・・・・インタフェースバスの信号線 31C、32C・・・・遅延回路、 Vcc・・・・・・・・電源（基準電圧源）。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 バス信号線（３４Ｂ）に対し３ステート
   出力し、入力端子に送信データ（ＳＤ３１，ＳＤ３２）
   が供給され、イネ−ブル端子に前記送信データ（ＳＤ３
   １，ＳＤ３２）またはこの送信データ（ＳＤ３１，ＳＤ
   ３２）の反転信号がイネ−ブル信号（ＥＮ３１，ＥＮ３
   ２）として供給される出力手段（３１Ｂ，３２Ｂ）と、 この出力手段（３１Ｂ，３２Ｂ）のハイ・インピーダン
   ス出力時に、前記バス信号線（３４Ｂ）をハイレベル又
   はロ−レベルにするために、基準電圧源（Ｖｃｃ）とこ
   のバス信号線（３４Ｂ）とを結ぶ抵抗（３３Ｂ）とを備
   えるバス駆動回路の駆動方法において、 前記イネ−ブル信号（ＥＮ３１，ＥＮ３２）の前記イネ
   −ブル端子への印加タイミングを、前記送信データ（Ｓ
   Ｄ３１，ＳＤ３２）の前記入力端子への印加タイミング
   に比べて、遅延せしめることを特徴とする駆動方法。
2. 【請求項２】 バス駆動回路に於て、 出力バス信号線（３４Ｂ）に対して、３ステート出力す
   るデータ出力手段（３１Ｂ，３２Ｂ）と、 この出力手段（３１Ｂ，３２Ｂ）の出力がハイ・インピ
   ーダンス状態にある時に、出力バス信号線（３４Ｂ）を
   ハイレベル又はロ−レベルにする手段（３３Ｂ）と、 前記出力手段（３１Ｂ，３２Ｂ）に供給される送信デー
   タ（ＳＤ３１，ＳＤ３２）に比べ、この送信データ（Ｓ
   Ｄ３１，ＳＤ３２）より作成された前記出力手段（３１
   Ｂ，３２Ｂ）のイネ−ブル信号を遅く、前記出力手段
   （３１Ｂ，３２Ｂ）に供給する遅延手段（３１Ｃ，３２
   Ｃ）とを備えることを特徴とするバス駆動回路。
3. 【請求項３】 インタフェースバスのバス駆動回路に於
   て、 インタフェースバスに対し、ロ−レベル、ハイレベル、
   及びハイ・インピーダンスの３つの出力状態を持ち、入
   力端子に送信データ（ＳＤ３１，ＳＤ３２）が供給さ
   れ、イネ−ブル端子にこの送信データ（ＳＤ３１，ＳＤ
   ３２）から作成されたイネ−ブル信号（ＥＮ３１，ＥＮ
   ３２）が供給される３ステート出力手段（３１Ｂ，３２
   Ｂ）と、 この３ステート出力手段（３１Ｂ，３２Ｂ）の出力が、
   ハイ・インピーダンス状態にある時、受信側回路（３０
   Ｂ）でハイレベルを検出させるため、バス信号線（３４
   Ｂ）をハイレベルにする手段（３３Ｂ）と、 前記受信側回路（３０Ｂ）でハイレベルを検出させるた
   め、前記３ステート出力手段（３１Ｂ，３２Ｂ）をロ−
   レベル出力状態からハイ・インピーダンス状態に移行さ
   せる場合、一旦、ハイレベル出力状態を経てからハイ・
   インピーダンス状態に移行させるための手段（３１Ｃ，
   ３２Ｃ）とを備えることを特徴とするバス駆動回路。